忍者ブログ

Imager マニア

デジカメ / デジタルビデオカメラ / スマホ用の撮像素子(イメージセンサ/imager/CMOSセンサ)について、マニアな情報や私見を徒然なるままに述べるBlogです(^^;)

続々・Samsung Galaxy S7 搭載サムスン製撮像素子 ~それと、今期Q1のデジカメ各社の決算発表と

 日本のデジカメ各社、今年の1Q(第1四半期)の決算結果が出始めまたね。
CIPAの統計を見ると、5月にデジカメの出荷台数の減少が見られ、4月の熊本の震災の影響が見え隠れしている気がします。
(ソニーは、「8月にはフル稼働に戻る」と発表していますが)
タイミングの良い震災など無いと思うのですが、'16年は各社デジカメの販売台数のある程度の下げ止まりを期待していた年だと思いますので、デジカメ界(?)の上記観点からも間が悪い震災だったなと、個人的に感じます。

今のところ1Qの決算発表が終わったのが、キヤノン、ソニー、パナソニック、富士フイルムの4社かなと思うのですが、


拍手[1回]

PR

続・Samsung Galaxy S7 搭載ソニー&サムスン製撮像素子 ~サムスンセンサの方はTSVでの積層だった

以前エントリしたSamsungスマホのフラグシップ機GalaxyS7及びS7edge搭載撮像素子が、ソニー製とSamsung製の2種混在していた件の続報です。
例によってImageSensorWorldさん経由、EETimesさんが元記事です。


↑GalaxyS7の側を外したところ
左がUSモデル、右がヨーロッパモデルだそう

拍手[1回]

Nikon D5 (フラグシップフルサイズDSLR)搭載センサは東芝製 ~チップワークスより。確定

当初この場は勉強したことを披露する張り合いの場、そして時に自分の思い(思想?)を自分勝手に披露して自己満足する(^^;)場として始めた気がするのですが、
最近は勉強することよりも、”書くこと”の方に重きと時間を取りすぎていることに気づきました(^^;)
 と、いうことで、今週は私の中では(^^;)サラッと書いた方ということで・・・

・・・というのも言い訳か。
この時期ユーロ(サッカー)、ツール・ド・フランス(自転車)の観戦に忙しく^^;
あ、今日は選挙なので投票にも行かないと。”英国のユーロ離脱が天気による投票率低下にも決定的に影響された”なんてニュースを見ると、”やっぱ行かなきゃな”などと^^;
いや大したポリシィは無いです(←この政党には入れたくないという消去法的なポリシィはありますが^^;)が、今までも基本投票してましたが。


チップワークスより

拍手[5回]

ソニー4K480fps積層グローバルシャッターsuper35mmフォーマットセンサ ~VLSIシンポジウム@ハワイ

以前、今年6月開催のVLSIシンポジウムでのソニー発表のイメージセンサの件について、発表タイトルだけからあれこれ推測で書きました
そして先週も一部日経系のサイトの記事の内容を取り上げたのですが、如何せん詳細が不明なまま(--;)

で、その後、完璧では無いものの多少詳細な内容がわかる記事がpcWatchに掲載されましたので、今週のエントリはそこから頂こうかと。
例年pcwatchでも最近はイメージャー発表件も1件くらいは取り上げてくれる傾向にありましたので、期待はしていたのですが(^^;)

pcwatchさんより。大元の出所は写真下部の通り”VLSI回路シンポジウム委員会”作成資料

拍手[3回]

徒然なるままに ~VLSIシンポジウムと空間光学手ぶれ補正アクションカムのソニー、シグマのsdQuattro、ニコンのコンデジ発売再延期

今週末は時間が無くなってしまったので、徒然。

◆VLSIシンポジウムの発表内容のほんの触りの部分のみの記事が日経より

これを見ると、ソニーの発表センサは・・・(以下””内は、日経の記事文言をそのまま引用)
”画素部を含む基板をアナログ回路と位置付けて、A-D変換回路の比較器までを1枚の基板として作製した。そして、A-D変換回路のカウンターから後段のデジタル回路を別の基板として作製し、”

記事を信じると、↑ここは今までのソニーの積層センサからすれば特に目新しいところ無し。
いや、むしろ比較器を画素部の基板に搭載するあたりは、むしろ退化というか、初期の積層センサの構造に戻っている感が・・・


”2つの基板を40μmピッチのバンプ接合により積層した。”

やはりsuper35mmサイズと思われるこのセンサは(まあ正直サイズが原因かは確定では無いですが)、Cu-Cuボンディングは不能でバンプ接合になったんですね。
という訳で、特に接合方法も目新しい訳ではありません。


”こうして、アナログ部とデジタル部を分離した低ノイズ高速並列A-D変換と高速(4.752Gビット/秒/チャネル)なSLVS-EC (Scalable Low Voltage Signaling with Embedded Clock)出力を実現した。”

↑4.752Gbit/Secは流石。
しかし、アナログ部とデジタル部を分離した低ノイズなセンサというのは、今までのソニーさんでは既に行っていたことそのもので、この記事だとどこが目新しいのかわかりませんね(--;)

それに、発表タイトルにあった”2on1”積層というのは、私はてっきり、一つの基板の上に2チップを積層した、今まで(少なくともイメージセンサでは)見たことが無かった画期的な(?)構造であろうと思っていたのですが、そういう空気もこの記事からは読み取れません。
バンプを用いた通常の積層センサであったということでしょうか・・・

拍手[0回]

ブログ内検索

カウンター

最新コメント

[09/20 http://2017.0016h.com]
[09/18 FT]
[08/17 みさお]
[08/16 bbbuk]
[08/16 Anonymous]
[08/13 bbbuk]
[07/31 hi-low]
[07/30 愛読者]
[07/30 FT]
[06/29 愛読者]
[06/28 愛読者]
[06/26 hi-low]
[06/04 hi-low]
[05/29 toshi]
[05/27 pika]

カレンダー

08 2017/09 10
S M T W T F S
1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
18 19 20 21 22 23
24 25 26 27 28 29 30

バーコード

プロフィール

HN:
imagerマニア
性別:
非公開