忍者ブログ

Imager マニア

デジカメ / デジタルビデオカメラ / スマホ用の撮像素子(イメージセンサ/imager/CMOSセンサ)について、マニアな情報や私見を徒然なるままに述べるBlogです(^^;)

続・Sony 業界初、DRAMを積層した3層構造のCMOSイメージセンサー ~はたまたニコンの衝撃

ニコン DLシリーズ発売中止

いや、本当に驚きました。
発売延期が長引いてて、”随分苦戦してるんだな”とは思っていましたが、まさか発売中止になろうとは・・・

発売中止の判断理由の一つに”発売しても儲からない”みたいなのも入っていますが、
現状のコンパクトデジカメ市場で1インチ搭載機が無い状態で戦うというのもとても厳しいものに思え、”押すのも引くのも茨の道”な雰囲気を感じます。
なんとなく、株主へ向けての”改革断行してます!”みたいな経営陣のアピールの生贄の一つにされたのじゃないか?という気も、個人的に少ししなくもないですが・・・

更にニュースでは見ないのですが、
決算発表資料(p.14や16)を見ると、
”アクションカメラ「KeyMission」シリー ズ販売不振に伴い、想定販売台数 を⼤幅に引き下げ”

ですよね(^^;)
昨年のphotokina前にニコンからアクションカムシリーズの発表があって、その他のメインになるようなカメラの発表が無かった時に「あれ?ニコンが期待されてるのはこれじゃないだろ?」感が正直あって、
あんまりストレートに書くのははばかられたので、先日のコンパクトデジカメのエントリの際にはニコンの箇所には
あとは鳴り物入りの(?)KeyMissionシリーズが(2番煎じのイメージはどうしても拭えないが^^;)どれだけ頑張れるか個人的に興味深いところです。
と控え目に書かせてもらいましたが、
アクションカムと言えば、本家GoProも苦戦を強いられていて、基本的には現状一通り欲しいユーザーの手元には行き渡った時代。
私、エントリは訳あって非公開にしていますが、'12年4月のNABshowに行っていて、その時には(日本ではもうしばらく後でしたが、)既に米国ではGoPro及びアクションカムの市場はブレイクしていました。
それから5年・・・企画が遅いのか製品化が遅いのかわかりませんが、参入する気があるならさすがに遅過ぎですよね・・・
それでいて”大幅に引き下げる”ほどに、販売台数を見込んでいたというマーケティングのやばさも気になりますしf(^^;)

そして、実は”会社として一番辛そうだな”と個人的に感じたのは、
早期退職の募集に”会社の想定以上の”1143人の方が、”10日余りで”応募したという事実・・・
募集すること自体は昨年12月に公表されていて、心の準備をする時間は一か月以上あったものの、
それでもこんなに短期間に、また転職市場も暖かく無い時代に1000人以上の方が手を挙げるというのは・・・
会社の経営層が思っている以上に会社の先行きに希望を持てない現場の社員が多かったのだろうと勝手に考えていますが、そうだとしたらそれが一番会社として先行きが不安だなと・・・


 さて、びっくりしたせいか、いつになくちょっと辛口になってしまいました(^^;)が、
これからのニコンの創立100周年の反転攻勢を期待して、
またこの週末が明けたら始まる写真・カメラの一大イベントCP+に向けてニコンのまだ見ぬカメラの発表に期待しつつ、
先週の続きに戻りたいと思います(^^)


 まず、先週の内容の訂正からですが、

スマホ向けを謳う≒量産数が相当になることを覚悟しているのであれば、量産性とコストを考えると最近IEDMで発表したCu-Cuハイブリッドボンディングを用いている可能性が最も高そうです。

と、私が記載したのですが、
その後、別の確かな情報を載せているblog(?イメージセンサ界の重鎮な方の運営する?サイトなのですが)には、

The mutual connections between the various levels of silicon are realized by TSVs. 
(それぞれのシリコン間の相互接続は、TSVによって実現されている)

と書かれていますね。
ソニーのCu-Cuハイブリッドボンディングのアピールからは、そのデメリットは聞こえてこないのですが、
上記事実からは逆に、
”Cu-Cuハイブリットボンディングには少なくとも量産するにあたってはTSVに対するデメリットもまだ存在する”
ということが暗に示されていそうに感じます。
それはいったい何なんでしょうね?


また、上記blogには、

It was not mentioned during the presentation, neither during Q&A, why the DRAM is located between the top and bottom layers.

(発表中も質疑応答時も、DRAMが何故top及びbottom層の間に積層されているのかについての言及はなされなかった)

とあります。

私には、”何かそういうものなのかな”程度にしか思っていませんでしたが、
何か上記が今回の3層積層センサ実現の重要な技術的なポイントになっている可能性があるということでしょうか?
確かにRX100M4などに搭載の1インチ積層センサは、パッケージ裏面にDRAMチップがattachされていた訳ですので、
今回の3層積層センサに無理矢理当てはめるのであれば、middleレイヤがLogic基板で、bottom基板がDRAMチップという構成になりそうです。
ですので、RX100M4などの1インチ積層センサと、今回発表の1/2.3インチスマホ用3層積層センサは、その辺の設計思想というのか、データの流れというのか、とにかく”何か”が異なっているとは言えそうです。



↑SPEC(仕様)

先週掲載させてもらった”KeySpec”と重複箇所多そうですので重複箇所飛ばしますが、

◆Fabrication Process(製造プロセス)
 CIS(イメージセンサ部):90nm1AL5Cu
 DRAM        :30nm1W3AL
 Logic          :40nm1AL6Cu

あれ?DRAMってCu(カッパー=銅)プロセスって使わないものなんでしょうか?
それに3層アルミというのもきょうび少ない様な感覚が・・・
そしてタングステン(W)層は通常DRAMに必要なものなのでしょうか?

ちょっと最近イメージセンサ以外の趣味にもこりだして、あんまり調べてないのですが、
恐らく上記疑問程度であれば適当にネットで検索すれば答えが出てきそうではありますねf(^^;)
DRAMはカスタム品と表記されていましたので、なんとなく上記使用プロセスはきょうび一般的なものでは無い気がします。

◆Supply voltage(供給電圧):2.5V / 1.8V / 1.1V

2.5Vは間違い無くCIS(CMOS Image Sensor)チップへの供給電圧でしょう。
あとの残りの二つが、DRAM / Logicと二つの基板別に表記されているのか、もしくは
LogicチップとDRAMチップは基本1.1V供給で、最終のI/O(入出力インターフェース)部にのみ1.8V供給という意味か・・・

センサ部への2.5V供給というのは、
この超高速読み出し可能なセンサ≒普通に何もしなかったら超大消費電力になるセンサの多少の消費電力対策として、恐らくちょっと供給電圧ケチりましたね。
ソニーのHPの例えばモバイル用の最新センサIMX318のスペックシートを眺めると、
センサ部への供給電圧は2.8Vとなっています。
私の記憶でも、他社センサも含め、ここ最近のこの手のモバイル向けの様なイメージセンサへの供給電圧は2.6V~2.8Vだったと思います。

LogicチップとDRAMチップ含め、チップ全体の消費電力の内イメージセンサ部がどの程度支配的なのか不明なため、正直上記300mV程度の電圧差がどの程度チップ全体の消費電力に与えるインパクトがあるのかわかりませんが、
上記影響を受け、もしかしたらこのセンサの飽和電子数は、
最近のソニーのモバイル用途の(厳密には同じ画素ピッチの)イメージセンサよりも、多少劣ることになっているかもしれませんね。

◆input clock Freqency(入力クロック周波数):6M~27MHz

これは「機器(スマホ)設計者が好きに選べよ」ということなんでしょうね。
「このセンサの高速読み出しの最高スペックで使いたければ27MHz入力しろよ」ということだと思うのですが、
このセンサは相対的に他のモバイル向けセンサよりもお高いでしょうから、
このセンサを買うメーカーは恐らく迷わず27MHz入力するような気がします。

それともあれでしょうか?
私、スマホ側がどの程度柔軟性を持っているのか知らないのですが、センサのモードごとに入力周波数を可変に出来たりするのでしょうか?
上記が可能であれば、センサ≒カメラのモードごとに適切な入力周波数を逐次入力するという使用形態もあり得そうです。

◆power consumption(消費電力。いずれもtypcal値)
 18Mpix@30fps時:598.6mW
 4K2K30p時    :424mW

他のセンサと消費電力の違いがどんなもんか調べようと思ったら、
ソニーセンサの仕様表には載っていないんですね。
重要な仕様だと思うので、実際にセンサ購入検討社には問い合わせがあったら更に詳細な仕様表でも送付するのでしょうね。私の様なひやかしには公表する必要は無いと(^^;)

で、条件同じでは無いですが、上のリンクでひっぱった、例えば'15年発表の1/2.1インチ2500万画素のONSemiconductor製センサのフル画素(=25Mpix)30fps時で550mW。
このソニーセンサが18Mpix30fpsで598.6mWですので、この仕様自体は他社と比較して特筆すべきスペックという訳では無い様に感じます。

↑もちろんこのセンサの特長はFHD120pとか最大1000fpsのスローモーション撮影にあることは承知していまして、
上記コメントはあくまで”DRAMをバッファとして使用しなくても良い範囲では”という話です。
また、例えばノイズを増やして良ければアナログ部の消費電力を削ることはある程度可能だと思いますので、そういった観点抜きのスペック表上のみの比較の話です。
もしくはオンチップのLogic基板でソニーセンサの方がスマホに代わってより凄い処理をしてくれているとかいう違いもあるかもしれません。

別の見方をすると、引用したONseim製センサの消費電力が際立って小さいという可能性もありますね。
列AD方式が特殊なので、ソニーが採用していると思われる純粋なスロープ積分型ADよりも電力効率が良いと思われる方式を採用している効能が出ている結果かもしれません。

◆Dynamic range:64.8dB

この発表スペックに飽和電子数とノイズ電子数の値は載っていませんが、とにかくダイナミックレンジの数値は上記ということで、
こちらも比較対象に前出恐らくスマホ向けと思われるONSemi製センサを引き合いに出すと、
スペック表からダイナミックレンジを計算すると、65.4dB
(↑飽和電子数4100e、ノイズ2.2eより計算)

という訳で、この仕様も特に際立ってこのセンサの特長となるものでは無い様子です。

また参考までに、比較対象として以下適切では無いと思いますが(^^;)(←飽和電子数が効くので、画素ピッチが大きいセンサの方が基本有利な仕様なので)、載せておきます。

CMOSIS製48Mpix30pフルサイズ4.6um□画素ピッチセンサ:64dB
CANON製3.4um□画素ピッチ2/3インチグローバルシャッタセンサ:73dB以上 (HDRモードででは111dB ←同じ今年のISSCCで発表されたセンサ)
Samsung製APS-Cサイズ28Mpix3.6um□センサ(ミラーレスNX1搭載センサ):77dB




↑データフローを表した発表スライドと思われるもの

上記と次の1枚のスライドに書かれている情報は、もうImageSensorsWorldさんからしか出てきていないと思います。

上記スライドで、左の横長長方形が、今回発表の3層積層センサを表しています。

そしてこのスライドで大きく言わんとしていることが(と言ってもスライドに書いてあることそのままですが^^;)、

・センサで超ハイスピードで信号読み出しして、積層DRAMにそのデータを一時格納
・センサからの出力信号データスピードは従来のまま
 だから
 ・追加の特別なインターフェースを(機器メーカー側は)用意する必要が無く
 ・(スピードが従来のままなので、機器側の)消費電力の増大は無いですよ
  (↑でもFHD最大1000fpsという様なハイスピード撮影機能を持たせることが出来ますよ)

というスマホメーカーへの強烈なアピールとなっていますね。
これを聞かせられたらスマホメーカーの高級機種のセンサ採用担当者はイチコロでやられちゃうんでしょうか(^^;)

 で、赤矢印と青矢印を追うと、
画素→AD(変換)→OBClamp までが20Gbps (!!) で最大データが流れ
その後、必要があれば圧縮されDRAMにデータ格納

(OBClamp:画素周辺部に用意された、わざと遮光してある=光が入らない画素の出力を、通常撮像画素出力からさっぴく行為。これにより、暗電流などの暗時の固定パターンノイズを消すことが出来る)

その後はいずれも600Mbps(従来程度と思われる)のスピードで、
オンチップの信号処理時にDRAMからデータが引き出され、終了後にまたDRAMに格納
で、最終出力時にDRAMから出力インターフェースのスピードに合わせてデータを引き出す・・・

ということの様です。

なんかこの図を見ると、Logicチップとセンサチップ双方からDRAMにアクセスするデータフローになっていますので、
素人が単純に考えると、上から、センサ→DRAM→Logicチップという積層順番になるのが自然な気がしてしまいます。
が、だとすると冒頭のイメージセンサ界(?)の重鎮な方の疑問はどの様なところにあるのでしょうか?

 で、今回のソニーセンサの最大の特長と思われる1GbitDRAMに格納可能な画像枚数ですが、
FHD(1920×1080)で
・非圧縮時:42枚分
・圧縮時 :78枚分

・・・?しかしよく考えると、1秒間に20Gbitのデータが流れ込んで、出ていくデータは0.6Gbitで、たったの3%しか捌けず、
そしてバッファ容量は1Gbitで1秒間に流れ込んでくるデータの5%分しかなく・・・
これだとFHD最大スピード(1000fps?)撮影時に0.1秒も持たない気がするのですが、この理解は合っているのでしょうか?
それとも私が何か豪快な勘違いをしていそうでしょうか?
何かもうちょっとバッファ出来ても≒ハイスピード撮影時間があっても良いような気がするのですが・・・



↑最後に追加されたスライド (高速ビニングモード時の読出し構造)

重鎮のサイト情報と合わせると・・・

・2x4=8画素でFDと画素トランジスタを共有する構造
・2x4画素二つ分の16画素に8本の垂直(列)信号線が存在
・セレクト(選択)トランジスタによって1本の垂直信号線で2画素分の信号を読みだす(順次読み出す)
・画素の上下に2行分ずつ計4行分の列ADCが存在
・DAC(スロープADの三角波信号を出すユニット)はチップに一つ (←図を信じると)

 上記が基本構造。

しかし、最近の極小画素センサは8画素でFDと画素トランジスタを共有する構造は普通なのでしょうか?
私は初めて見聞きする気がします。

これだけたくさんの画素をまとめると、
どうしてもFD(フローティングディフュージョン=拡散寄生)容量が大きくなるため、
ノイズの観点からはあまりよろしく無いと思われます。
8画素共有のこの構造が実質もう限界なのじゃないでしょうか?


話を戻して、上記の基本構造に対して、高速ビニングモード(上図中の赤文字表記部分)では・・・

・同色の上下2画素をFD加算
・同色の左右(?)2画素分をSF(ソースフォロワ)加算

つまり高速ビニングモード(恐らくFHD読み出し時)は、
同色の上下左右の2x2=4画素を加算(平均?)して、
有効画素2120万画素の1/4≒530万画素の信号を読み出して、約200万画素少々のFHD動画を画処理で生成している訳ですね。

ここで凄く気になるのは上記赤字の方なのですが、

FD加算(青字)はわかります。
恐らく各社どこの会社も行っていることだろうと想像します。
FD(容量C)に同色2画素分のフォトダイオードから同時に”信号電荷”(Q)を流し込めば、電荷qはそのまま素直に足されます。

かくして赤字の方の”SF binning”とは何でしょう?
水平方向2画素のSFの出力をケンカ(ショート)させる?
これだと何となく信号は読みだせると思いますが、厳密な意味では加算や平均にはならないはずなのですが・・・?

ちょっと今日これだけ書いてきて、更にblogを長くするエネルギーもなければ、そもそも読んでくださる方がいなくなると思われるのでf(^^;)上記理由を記載することはやめておきますが、
画素SF出力をショートさせるのだとすると、間違い無く”加算”にはなりません。
”なんとなく or なんちゃって平均”になるかな?くらいな感じだと思います。

実際には、ショートさせる2画素が同じ出力値なら理屈上問題無く平均されるはずですが、
高周波な被写体部で、隣接している2画素で輝度差が発生した場合には”暗い方の画素出力が優先(採用)”されるような動きになるはずです。

果たして上記でビニングと呼べるのか? またはそれでもビニングする意味があるのか?

私の認識が誤りなのか、そもそもSF binningとは私が思っている駆動とは異なるのか、認識も駆動の理解も合っているが、実際にはそれでも実用上問題の無い画像が構成できるものなのか・・・

とても気になりますf(^^;)


いずれにしても、いつの日か、私が買う様な廉価スマホにこのセンサが搭載されたならば、そのスマホを買って、写真や動画を試してみたいです
(^^;)



拍手[3回]

PR

コメント

お名前
タイトル
文字色
メールアドレス
URL
コメント
パスワード Vodafone絵文字 i-mode絵文字 Ezweb絵文字

無題

>冒頭のイメージセンサ界(?)の重鎮な方の疑問はどの様なところにあるのでしょうか?

おそらく以下の部分が違うんじゃないでしょうか。
>Logicチップとセンサチップ双方からDRAMにアクセスするデータフロー

以下の二点がその根拠になります。

読み出し構造のスライドにある通り、センサ出力はADCを通った後、前処理を施されてDRAMへと格納されています。
この前処理がLogicチップ側に実装されていると考えられるというのが一点。

次に、センサチップにDRAMへのアクセスを制御するロジックを実装しているとは考えづらく、DRAMにアクセスするためにはLogicチップを経由する必要があるのではないかというのが一点。

記事を読んでてこうじゃないかなぁって思っただけなので間違っているかもしれませんが・・・

Re:無題

>NONAMEさん

(ところで弊blogは、名前未記載でコメント書き込むと、みな”NONAME”さんになるのでしょうね、きっと。自分自身で試していないのですが。
とすると、いつも書き込み下さるNONAMEさんは、きっとみな別人なのでしょうか?^^;)

>おそらく以下の部分が違うんじゃないでしょうか。
>>Logicチップとセンサチップ双方からDRAMにアクセスするデータフロー

ご指摘ありがとうございます。
hi-lowさんが既に確かな情報をコメントくださっているので間違い無いですが、
よく考えたら、以前からソニーは既にADC回路からして既にロジックチップに形成していました。
なので、前処理と、そもそもADC回路もロジックチップに存在する時点で、
NONAMEさんご指摘の通りですね。

それに、”DRAMへのアクセスを制御するロジック回路”というものが必要である ということに、NONAMEさんにご指摘頂くまで私、気づきませんでした(^^;)
勉強になりました。

今後とも気になる点等よろしくお願いします(^-^)

  • imagerマニア
  • 2017/03/05(Sun.)

データフロー

> imager マニア さん
> NONAME さん

データフローは、日経の図が分かりやすいです。
http://techon.nikkeibp.co.jp/atclen/news_en/15mk/021701153/
メモリアクセスは、ロジックチップからだけですね。

Re:データフロー

>hi-lowさん

いつもありがとうございます。

(日経の図・・・というか、これもoriginalのソニーの発表スライドなのかと思いますが、)わかりやすいですね(^^)

次回blogエントリーで訂正させていただこうと思います。

  • imagerマニア
  • 2017/03/05(Sun.)

DRAMが真ん中の理由

DRAMが真ん中の理由、これは何となくわかります。
Cu-Cuボンディングは、配線の表面層同士を張り付けるので、2枚の貼り合わせはできても3枚以上の貼り合わせはできないのではないでしょうか。それなら3枚を張り合わせるのにTSVが必要になります。
TSVを使うとすると、現状量産レベルでTSVを実用化しているのはDRAMプロセスだけなので、メモリが真ん中に来るのは必然です。

無題

ソニーのXperia用のチップだったみたいですね。

Xperiaの機能としては0.2秒間、720Pで960fpsで撮影して
その2秒を6秒かけて再生する

と言う形に落とし込まれてるようです

Re:無題

>namaewoireteさん

初めまして?
お名前入力お気遣いありがとうございました(^^;)
また、情報ありがとうございます。

>ソニーのXperia用のチップだったみたいですね。

モバイルワールドコングレスですね。
iPhoneよりも先にXperiaというのは、正直個人的には意外でした
(いや、まだiPhone搭載が決まったという情報を持っている訳ではありませんが^^;)
ソニーのスマホ事業もこういうので盛り返してくれないかな・・・

>Xperiaの機能としては0.2秒間、720Pで960fpsで撮影して
>その2秒を6秒かけて再生する
>と言う形に落とし込まれてるようです

上記スペックで真面目に計算し直していないですが、
720Pでも0.2秒間しか960fpsでは連続連写出来ないというのは、blog本文の中のバッファの考え方(?)で大枠合っていそうですよね

さすがにFHDで1000fpsで0.1秒未満の連写時間よりは、
上記Xperia仕様の方が、ユーザーの使い勝手は良いと、Xperia機器開発チームは判断したということでしょうか。

今後ともよろしくお願いします。

  • imagerマニア
  • 2017/03/12(Sun.)

ブログ内検索

カウンター

最新コメント

[03/21 通りすがりの人]
[03/09 hi-low]
[03/07 namaewoirete]
[03/06 hi-low]
[03/06 愛読者]
[03/05 glasstic]
[03/04 hi-low]
[02/25 NONAME]
[02/20 hi-low]
[02/15 hi-low]
[02/06 hi-low]
[01/31 中村@つくば]
[01/31 toshi]
[01/30 hi-low]
[12/23 hi-low]

カレンダー

02 2017/03 04
S M T W T F S
1 2 3
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 21 22 23 24 25
26 27 28 29 30 31

バーコード

プロフィール

HN:
imagerマニア
性別:
非公開