Imager マニア

先週、先々週末とお盆休みで幣blogの更新お休み(^^)
今週末より何とか再開しようと思います(^^;)。


　さて、今年6月にオランダで開催されたIISW。
その後、先行して公開されていたchipworksの発表資料の和訳(？)を行ってました。
そしてお盆が明けた現在、気づけば全発表内容資料がオープンとなっていました。
誰でもクリック、ダウンロードし放題です。皆さんも是非(笑)

　と、いう訳で、ひとまずprogramの上から見てみようということで、タイトルのサムスンのイメージセンサから。
タイトルに書きましたが、センサの諸スペックから、まず間違い無くSamsung NX1搭載撮像素子についての発表と思われます。

　最初に、重要な項目かそうでないか、私が興味あるかないかは別にして、発表資料に記載されている情報を元にわかったことを箇条書きで以下書き出してみます。

[4回]

①世界初のAPS-Cサイズの裏面照射型CMOSイメージセンサ
②画素数：2800万画素　(有効：6496×4336)
③画素ピッチ：3.6um
④65nmCuプロセス使用
⑤フレームレート：FHD動画時最大120fps　/　静止画フル解像度時14fps@14bit分解能
⑥消費電力：760mW　@14fps時　←つまり静止画連写時と思われます(FHD120p時はもう少し電力食われると思われます)
⑦飽和電子数：30000 電子　←typical値
⑧電子数感度：38000 電子/lux・sec　←max値 (typ値の記載無し)
⑨ダークランダムノイズ：1.8電子　@24dB　←つまり、16倍ゲイン設定測定時
⑩ダイナミックレンジ：77dB
⑪垂直方向2画素で画素トランジスタ共有　(除：転送トランジスタ)
⑫しかし画素(行)選択トランジスタは垂直2画素で2つ　(4T/pix)
⑬カラーフィルタはベイヤ配列
⑭1列に垂直信号線は2本　≒　2行同時読み出し　←Samsung曰く、”2-Row simultaneous readout (2RSR)"
⑮それを列交互に画素上下方向に読み出し
⑯列ADCにおいて(？)同列同色画素信号を2画素分binning(加算or平均？)読み出しモードあり
⑰デジタル信号出力センサで、列ADC搭載。そしてその列ADC方式はシングルスロープ積分型
⑱行駆動(ドライバ)回路は画素領域の片側のみ　(両側からの駆動では無い)
⑲信号出力レート：8Gbps以上
⑳FHD動画時の読み出し画素数は約600万画素 (3256×1840)　(つまり200万画素きっちりでは無く600万画素からのダウンコン)
21)　(画素断面図を見る限り)最近狭画素ピッチセンサで流行りのISOCELL(DTI)構造ではなさそう
22) コンパレータ後に”ノイズバンドフィルタ”を導入し、読み出しノイズを約30%抑制した

　ざっと上記の様な感じでしょうか。

　興味深い内容も含まれていますが、今回これを読んで私個人にとってこのサムスンの発表内容で一番有難いと感じたのは、
ごくごく基本的なスペック等まで割とつまびらかにオープンにしてくれているため、”他社センサ等のスペック等を見る時のリファレンスにできる”という点です。
私が割と最近の一眼カメラ向けの撮像素子のこの様なセンサ情報に触れられていなかったので。


　次は、発表本文中でのサムスンの苦労話というか、このセンサを開発・設計するにあたり主張しているポイントを拾ってみたいと思います。

22)　APS-Cやフルフレーム(＝フルサイズ)のようなラージサイズセンサでは裏面照射は必要無いと広く思われているが、高解像度や読み出し速度upの要請により、ラージサイズセンサも徐々に表面照射型の避けられない限界に直面しつつある

　「だから我々はいち早くAPS-Cサイズセンサで裏面照射型センサを開発したんだよ」ということだと思いますが、
これは私が最近疑問に思っていたことに対してのサムスンの回答の様な文章ですね(^^;)
　ただ残念ながら全編を通して、”同じ画素ピッチのFSIセンサと比較して、BSIセンサにしたからこの特性がこのくらいアップした”という具体的なデータというのは示されていません。

23)　画素行選択トランジスタが2つついていることにより画素特性を損なうことは無い。
　　何故なら裏面照射型だから

　これはおっしゃる通り。
つまりFSIでは画素トランジスタが増えるとそのままそれはフォトダイオードの平面の面積を食ってしまうことになり、感度なりその他の特性を低下させてしまう方向に作用するはずですが、
BSIであれば光入射側でない側にトランジスタを配置することになるので、ちゃんと作れば多少トランジスタに画素の面積を食われても、特性は損なわれないよという。

24)　通常のBSIプロセスを、APS-Cセンサ用にいくつか修正した。
　飽和と感度を上げ、他方電気的なクロストークとブルーミングを抑制するため、厚いシリコンを選択し、PD用に注意深くドーピングプロファイルの設計とシミュレーションを行った

　厚いシリコンを採用したのは、深いPDを形成可能にし、飽和と感度upを狙ったためと思われます。
ドーピングプロファイルというのは、半導体中のp型n型といった層の濃淡を(リンや砒素、ボロン等の)不純物を注入することで制御するのですが、その最終的な出来上がりの濃淡のことです。
PDの主に深さ方向にどういう濃淡で上記p型やn型と言った層を形成するかによって、PDの貯められる電子・正孔数や、その読み出しやすさ、または隣接画素との混色のしやすさが影響を受けます。
　極端な例で言えば、PDをただ深くしただけでは、仮に貯められる電荷量が増え飽和がアップしても、単に隣接画素から漏れこんできた混色成分がたまっているだけだったり、たまった電子をすべて読み出せない構造になってしまったりして、PDを深くした意味が全く無い　と言うようなことも起こりえます。

　ただ、流石に”具体的にこういうプロファイルにしたんだ”という情報もオープンになっていませんね(--;)
まあ大体こういった情報はオープンにされないのが普通なので仕方無いとは思いますが(^^;)

25)　BSI技術のアドバンテージのひとつに、”low stack height”(いわゆる低背化)による”angular response(AR)”(いわゆる斜め光入射特性)がある。
　斜め入射光特性を最大化するためにマイクロレンズ、カラーフィルタ、反射防止層を注意深くシミュレーションし最適化した。
　そして更に光学的なクロストークを減少させるためにBSIで広く採用されているメタルグリッドを採用した

↑本報告センサの画素断面写真

　この項で言われている内容は、具体的な数字が無ければあまり意味が無いというか、
どこの会社のセンサでもマイクロレンズはあるし、自分達で書いているようにメタルグリッド(恐らく上の写真でoptical layer とPhotodiodeの層の間の画素間に見えるもの)は最近他社でも採用されているし、最適化はもちろんどこでも行うし・・・
　出来れば”厚くしたシリコン”というのがどの程度の厚さなのか？ということぐらいはオープンにしてくれてもよかったのかなと(--;)

　それでもここでこの記述を敢えて取り上げて記載したのは、ソニーはフルサイズ裏面照射型センサを開発した理由に、この斜め光入射特性の件については一切触れていなかった(←このエントリの②)のに対して、サムスンは”これもBIS化の狙いの一つだよ”と言っているのが印象的だったからです。

　また、本件とは別件ですが、Optical layerが二層になっている様に見え、恐らくその上側の層が、サムスンが言う”反射防止層(ARL)”かなと思うのですが、
この反射防止層は以前から(←この写真の右側)サムスンは他社と違う特徴があるかなと感じています。
なんかこう厚ぼったいのです。
普通こんなもんかなと思うのですが。
　これはもしかして、最初のARL層で外側の光線を内側に曲げ、その後マイクロレンズ表面で再びPD平面に対してなるべく垂直になる向きに屈折させようとか言う深遠な狙いがあったりするのでしょうか？
それとも私が単純な勘違いを何かしているのか・・・
お分かりの方、是非教えてください。


26)　良く知られている様に、暗電流やホワイトスポット欠陥(白輝点画素)といった様な暗時特性は、FSIと比較してシリコン表面によりダメージを受けるため、BSIのキープロセスだ。
　それ故我々は慎重に熱処理と注入プロセスを設計した。
　結果、FSIに対して、暗電流は改善し、ホワイトスポット欠陥は増加させないことに成功した

　ここも具体的なプロセスパラメータを示すことは避けています(これも仕方の無いことだと思います)。
まずFSIよりBSIの方が上記暗時特性に定性的に弱い理由は、暗電流等の発生箇所原因になりがちなシリコン表面が表と裏両方に存在してしまうからです(FSIの場合は光入射側の表面のみ。裏面照射型は両面になるためです)。
　で、熱処理に言及されているのは、シリコン表面の暗電流等発生原因のシリコン欠陥(格子の乱れ≒ダングリングボンド)が熱処理で回復することがあるからです。
　他方、注入(implant)プロセスは24)同様の物質のイオンを打ち込む工程ですが、これを行いPD表面に埋め込み層を形成することにより、いわゆる埋め込みフォトダイオード構造(←p.15　d)の項参照)にして暗電流等の発生を抑えたという様なことを言いたいのだと思います。
ただ、埋め込みPD自体は今の時代当たり前のことですので、そこに加えてどういう工夫がなされたのか(はたまたなされていないのか？)はここでは明らかにされていません。


27)　ダークランダムノイズを減らすために、(画素の)ソースフォロワサイズの最適化だけでなく、回路も慎重に(＝carefully)設計した。
　65nmCuプロセスと合わせて、図5と図6に示す様に、(ソースフォロワのサイズは以前よりも小さいけれども)以前と比較して素晴らしいダークRNを達成した。
特にRTSノイズは、我々の65nmCuプロセスのゲート酸化膜の質と表面パッシベーション技術により、劇的に減少した

↑横軸がダークランダムノイズ vs 縦軸画素数(注：対数＝Log)
つまり、横軸のランダムノイズの値を示す画素がそれぞれいくついますか？という見方で、
なるべく小さい値のところに縦方向に棒が一本立つ様な図になるのが超理想的な素子になります
(横に広がれば広がるほど画素ばらつきが大きく、山のピークが右に寄れば寄るほどランダムノイズの平均値が大きい)


一般的には画素ソースフォロワのサイズ(≒ゲートのLやWといった大きさ)とゲート酸化膜の膜質は特にRTSノイズに影響を与えるファクターと言われています。
私の誤解が無ければ、乱暴にはソースフォロワのサイズが大きい方が(つまりは画素ピッチが大きくソースフォロワのサイズを大きく出来る方が)RTSノイズは小さくなります(ゲート酸化膜の膜質は当然良い方がノイズが小さくなります)。
　そしてFigure5において、RTSノイズと言っているのはどの部分にあたるかというと、グラフのラインが横の方になだらかに延びている部分の画素のことを指しているはずです。
今回は特にこの部分が改善されたと。

　こちらもやはり具体的にどの様にゲート酸化膜の膜質を良くしたり、どの様なパッシベーション技術の改善を行ったかについての言及は一切ありません。


　長くなったので今回はこの辺にしようと思います。
しかし、まだ図面等載せきれていませんので、次回もこの件を少し続けようかと思います。