デジカメ / デジタルビデオカメラ / スマホ用の撮像素子(イメージセンサ/imager/CMOSセンサ)について、マニアな情報や私見を徒然なるままに述べるBlogです(^^;)
[PR]上記の広告は3ヶ月以上新規記事投稿のないブログに表示されています。新しい記事を書く事で広告が消えます。
[6回]
いつも興味深く拝見させてもらっています。
α7R2における裏面照射化については、α7系列が実質的にアダプター使用でマルチマウント機になりつつある現状に対して、テレセン性を考慮してないレンズとのマッチングも見据えてるのかなと感じます。
これまではマイクロレンズのシフトで対応してきましたが超広角だと完全に改善出来たとも言えない状況のようですし、そう考えるとα7系列に求められるアップデートだと思います。
また、今後こちらが主流になるのであればミラーレス機におけるテレセン性の問題にも一石を投じそうですし、その場合はレンズ設計の自由度にも影響してきそうなところです。
s.satoさん はじめまして。
>いつも興味深く拝見させてもらっています。
恐縮です。
>α7R2における裏面照射化については、α7系列が実質的にアダプター使用でマルチマウント機になりつつある現状に対して、テレセン性を考慮してないレンズとのマッチングも見据えてるのかなと感じます。
なるほど。
裏面照射化の主目的は画面中央部や絞り開放時の感度upでは無く、
周辺減光や開放絞り時の斜め入射光対策が主目的であろう
ということですね。
確かにショートフランジバックのかつフルサイズ素子ということで、上記目的ということであった方が、単なる感度up目的というようより個人的には納得出来ます(^^)
>また、今後こちらが主流になるのであればミラーレス機におけるテレセン性の問題にも一石を投じそうですし、その場合はレンズ設計の自由度にも影響してきそうなところです。
こちらもなるほどですね。
むしろ考え方次第では、今までのEマウントフルサイズと同等の周辺画質で良ければ、広角レンズや大口径レンズをより小型化する方向に方針を振ったレンズ設計・製造も可能だという意味ですね。
α7R初代ユーザーの方は若干涙が出そうですが(^^;)デジタルで移り変わりの早い昨今、こういう方針も確かにありですね。
今後とも何か気づいたことがあればよろしくお願いします。
テレセントリック性の低いレンズでの偽色・混色対策として、A7RIIのセンサーにDTIが行われているかを知りたいですね。
>テレセントリック性の低いレンズでの偽色・混色対策として、A7RIIのセンサーにDTIが行われているかを知りたいですね。
どうでしょうね？
hi-lowさんに言われるまでは、無意識に入っていない構造をイメージしていましたが、
おおよそ4.5um□の画素ピッチセンサで、もしそこまでソニーがしていたならば、”このセンサへ今持ち得る技術を全て投入した！””というソニーの意気込みを感じますね(^^)
確かにそういう構造の断面を、チップワークス解析か何かで見てみたいですね。
拝見させてもらっています。
a7R2がBSIを導入するのは、熱設計の関係でおります。FSI CMOSの最も熱発生するところが表面から裏面になってBSI構造によって、熱問題が緩和し、更に回路の動作速度が上昇など様々のメリットが当時に得ますか？
Erikさん、はじめまして。
>a7R2がBSIを導入するのは、熱設計の関係でおります。FSI CMOSの最も熱発生するところが表面から裏面になってBSI構造によって、熱問題が緩和し、更に回路の動作速度が上昇など様々のメリットが当時に得ますか？
？？？
申し訳ありません。
BSI構造にすると、FSI構造に対して熱問題が緩和したり回路の動作速度が上昇する理由が私にはいまひとつ理解できません。
可能であればもう少し説明願えますでしょうか？
よく聞くのが、FSIの厚みは750μmぐらいあり、BSIの厚みは10μm前後しかないということです。素人考えでは、小さいセンサーではともかく、大きいセンサーで髪の毛より薄いBSIの強度や平滑性ってどうなるのだろうという不安があります。支持基盤層などで頑張るのだろうと思うのですが、仕事で使っているときには“そっと扱う”なんてことはありませんからねぇ、、、 ましてや、α7R IIってセンサーシフト式の手振れ補正と組み合わされるわけですから、センサー自体が常に細かなバイブレーションにさらられるわけで、、、 使うという立場で考えると、新品時はともかく、経年変化の出方がとてもとても気になります。^^;
初めまして。
ソニーのWebを見る限り"Stacked structure with DRAM chip (memory) attached"と書いて
3枚のチップの図がありますから、BSIを支持するシリコンの大半は何も回路は載っていないと思いますよ。
ソニーってDRAMは作れないですよね？外部から購入しないといけないDRAMチップが増えるという事もあってか、価格が高くなっていますし。
http://www.sony.net/Products/di/en-us/products/f5kd/index.html#chapter-sec_5/1
>初めまして。
こちらこそはじめまして、M.Sakuraiさん
>ソニーのWebを見る限り"Stacked structure with DRAM chip (memory) attached"と書いて
>3枚のチップの図がありますから、BSIを支持するシリコンの大半は何も回路は載っていないと思いますよ。
情報ありがとうございます。
このUSソニーのHP、先頭ではなく中段にクリックしてページ選択(写真選択？)出来るシステムとはやられました(^^;)
積層センサなので、bottom基板をソニー以外が製造している可能性もあるため、ソニーがDRAMを製造出来なくてもbottom基板にDRAMが載る可能性はあると思いますし、BSIを支持するシリコンの大半が空ということは無いのではないかと個人的に思いますが、
M.sakuraiさんがおっしゃられる通り、この3チップ(？)の写真とattachedの文言と、よく読むと”with DRAM chip”となっていることからすると、確かに別チップの3層目ですね(^^;)
このDRAMチップがワイヤーでの接続ではなくて、TSVでの接続であったりするとそれなりにまだアカデミックで、個人的にテンションあがったりするのですが、そのあたりどうなんでしょうか・・・
>外部から購入しないといけないDRAMチップが増えるという事もあってか、価格が高くなっていますし。
この1インチ積層withDRAMチップセンサ、やっぱお高いんですか？(^^;)
私はカメラモジュール製造のコンサルタントをしており
貴殿のブログは毎回興味深く拝見させて頂いております。
パッケージの写真が出ましたね。
http://www.imaging-resource.com/news/2015/06/16/sony-qa-the-must-have-sensor-tech-of-the-future
これからも継続して拝見させて頂きます。
組立屋なのでセンサー回路に疎いので大変勉強になります。
SATさん 初めまして
>貴殿のブログは毎回興味深く拝見させて頂いております。
恐縮です。励み（？）になります^_^
>パッケージの写真が出ましたね。
貴重な情報ありがとうございます！
写真と合わせてインタビュー内容も大変興味深いものになっているようですね
次回以降で弊blogで是非取り上げさせて下さい
>これからも継続して拝見させて頂きます。
カメラモジュールに関する疑問文を今後図々しく織り込んでいきますのでf^_^;、その時は是非ここで色々教えてください^_^
ブログ内検索
カウンター
最新コメント
カテゴリー
カレンダー
バーコード
最新記事
最古記事
プロフィール
