忍者ブログ

Imager マニア

デジカメ / デジタルビデオカメラ / スマホ用の撮像素子(イメージセンサ/imager/CMOSセンサ)について、マニアな情報や私見を徒然なるままに述べるBlogです(^^;)

世界初のフルサイズ裏面照射と1インチstacked ~ソニーα7RⅡとRX100MⅣとRX10MⅡ発表



 本当は先週先々週に引き続きNHKの技研公開の話を書こうと思っていましたが、
海外のみとはいえ、タイトルの発表がソニーから行われてしまいましたので、耐えられずに(?^^;)こちらのネタを。

それにしても最近のソニーはα7Ⅱの時もそうでしたが、何か特にイベント合わせでも無い谷間の期間にいきなり大物の発表をしてきますね。
ただ、今回α7RⅡに関しては更に高画素数に振ったということで、もしかしたら”キヤノンのEOS 5Ds/Rの発売前タイミングに発表を当ててきた”という狙いがあったかもしれませんが。
だとしたらソニーのマーケット関係者はしてやったり、キヤノン関係者にとってはこ憎たらしい戦略を という感じでしょうか(^^;)
(まあただ、このお値段に手が届くユーザー層というのは間違い無くある程度のレンズ沼にはまってらっしゃる方々であったりするでしょうから^^;、もしかしたらマウント縛りの関係上、実はさしてα7R2とEOS 5Dsは競合したりはしないものでしょうか?そもそもミラーレスと一眼レフという違いもありますし・・・)


↑ RX100M4搭載 世界初1インチサイズでの積層型CMOSセンサ ソニーUSのHPより


 日本で正式に発表された際に再び取り上げてしまいそうなネタなため、今回は割とざっくりとした話にしてしまいますが、

今回私が感じたセンサ面(一部カメラ含)でのポイントというか変化点というかソニーが力を入れたなと思うところは、(まあ皆さん同じかもしれませんが^^;順不同で)

①(パナソニックに遅れを取っている感があった)4K動画およびそのカメラ内部収録への対応
 ↑α7RⅡ / RX100Ⅳ / RX10Ⅱいずれも
 ※α7sは、4K動画は外部収録機が必要だった
 
②(やはり海外では特に受けるのか、iPhone6などと同様動画の)ハイスピード撮影を強化した
 ↑RX100Ⅳ及びRX10Ⅱ
 解像度は落ちるが、最大960fps(←24pベースだと40倍スロー再生可能)

③世界初フルサイズ裏面照射型センサ
 ↑α7RⅡ

④世界初1インチサイズDRAM搭載積層型(=stacked)センサ
 
↑RX100Ⅳ / RX10Ⅱ

 中でもイメージャーマニアな立場からすれば、やはり上記③と④がエポックメイキングな感じでしょうか。


↑ 世界初フルサイズ裏面照射型センサの説明図 USソニーのHPより

上記写真の断面図は一般的な説明図なだけで、別にフルサイズだろうが1/3インチフォーマットセンサであろうが変わりないものですね(^^;)
ただし、あえて気になることがあるとすれば、Conventionalな構造(左)の配線層が”アルミ”であるのに対して、右の裏面照射型構造の配線層は”カッパー(=銅)”となっています
 チップワークスの解析では、ソニーは2年少々前までは少なくともAPS-Cサイズセンサの配線層はアルミで製造していました(つまりそれより大きな画素サイズであったフルサイズも同様にアルミ配線であったと思われます)。上の図の意味するところはもしかしたら、ソニー的にはフルサイズセンサでカッパー(銅)配線を使うのは初ということなのかもしれません。


 しかし、ソニーとしては今までの裏面照射型センサの最大サイズは1インチであって、APS-Cサイズフォーマットでの裏面照射型センサも製造していなかったはずです。
今回のα7RⅡ搭載フルサイズ43Mpixセンサの画素ピッチを概略計算してみました。

 35.9mm ÷ 7952(←記録画素数の列数) ≒ 4.5um□

同様にAPS-Cサイズで24Mpixセンサの画素ピッチを計算すると3.9um□となります。
4330万画素センサと言えども、フルサイズなお陰でまだ一般的な現行ソニーのAPS-Cサイズ素子の画素サイズよりも大きな面積を稼げています。
裏面照射型センサ導入のメリットが、”表面照射型センサの配線による光線の蹴られがなくなること(による感度up)”であるのであれば、その効果のほどは画素サイズが小さなセンサの方がより多くの恩恵を受けるはずであり、つまりはセンサ開発の順番は道理の上では”フルサイズより画素サイズのより小さいAPS-Cサイズセンサの方を先に行うべき”ということになろうかと思います。

 つまり長々と何を言いたかったのかと言いますと、恐らく今回のソニーの世界初フルサイズ裏面照射型センサの開発は、
世界初のAPS-Cサイズ裏面照射型センサを開発製造したSamsungに対する意地≒ソニーの世間への技術力誇示
 の意味合いも多分に含まれたものであったのではないかと私は想像します(^^;)

 個人的には未だ3um□台以上の画素ピッチセンサにおいての裏面照射センサ化の効用に疑念を持つ者なのですが、
今の日本企業が意地や見栄や宣伝だけで開発・製造費用を投入出来るほど余裕は無いというのも何と無く肌で感じていますので(^^;)
つまるところソニーは4.5um□画素ピッチセンサにおいても裏面照射化の意味はあると判断していると考えざるを得ません。
そしてそこから導かれるのは、ほぼ間違い無く平行してAPS-Cサイズセンサの開発も裏で既に行っており、恐らく次に発表されるソニーのAPS-Cサイズセンサは裏面照射型になっており、
そしてかなりな確率でSamsungの28Mpixと同等以上の画素数のセンサになっているということではないでしょうか。
(↑「裏面照射型にしたから、従来よりも画素数増やして画素ピッチ小さくしてもS/N的には問題無いよ」というアピールによって)


 さて、一般的にはフルサイズ裏面照射型センサの方が注目されるような気もしますが、実は個人的により注目度が高いのは④の
 ”1インチサイズでも積層型にし、そしてそのbottom基板側にDRAMを搭載した”
というものの方です。
もしかしたら、来年のISSCCのソニーの発表は、この内容のものになるかもしれませんね。

 積層型センサを発表した当初は、ソニーは「積層化が最適なのは1/4~1/2.3型」と言っていました。それ以上大きなサイズのセンサになると、積層するbottom側基板に(載せる必要のある回路が足りなくて?)空きスペースが出来てしまい、シリコン基板を無駄に使ってしまうのがその理由でした。
今回、積層されたDRAMは、画像の補正処理か何かの際にデータの出し入れのキャッシュ的に使われるのかな?と思ったりするのですが、いったいどの程度の容量が積まれているのでしょう?
話の流れからすると、1インチ積層のbottom側基板の割と多くの面積をDRAMが埋めているのではないでしょうか?
(このセンサの高速読み出しスペックからすれば、今年のISSCCで発表されたDouble Colmun ADCもbottom基板に搭載されている可能性は高そうに思いますが、そのdualの増加分よりもDRAM面積の方が大きいのでは?)

記憶にある限り、ソニーの積層型センサで今までの最大サイズは1/1.7インチ。
今回1インチということは、面積にしていきなり2.9倍ほどになります。
この面積をいきなり何かの画像処理用のロジック回路の追加だけで埋めようとすると”いったいどんな超絶処理回路の追加をしたんだ!?”というような規模増加な気がします。
なので何と無くDRAM素子の占める面積が大きいのではないかなと。
↑このあたり、数ヶ月後とかにチップワークスが無料で公開してくれる解析写真に入ったりしないかな・・・と期待しています(^^;)



拍手[6回]

PR

コメント

お名前
タイトル
文字色
メールアドレス
URL
コメント
パスワード Vodafone絵文字 i-mode絵文字 Ezweb絵文字

無題

いつも興味深く拝見させてもらっています。

α7R2における裏面照射化については、α7系列が実質的にアダプター使用でマルチマウント機になりつつある現状に対して、テレセン性を考慮してないレンズとのマッチングも見据えてるのかなと感じます。
これまではマイクロレンズのシフトで対応してきましたが超広角だと完全に改善出来たとも言えない状況のようですし、そう考えるとα7系列に求められるアップデートだと思います。
また、今後こちらが主流になるのであればミラーレス機におけるテレセン性の問題にも一石を投じそうですし、その場合はレンズ設計の自由度にも影響してきそうなところです。

Re:無題

s.satoさん はじめまして。

>いつも興味深く拝見させてもらっています。
恐縮です。

>α7R2における裏面照射化については、α7系列が実質的にアダプター使用でマルチマウント機になりつつある現状に対して、テレセン性を考慮してないレンズとのマッチングも見据えてるのかなと感じます。

 なるほど。
裏面照射化の主目的は画面中央部や絞り開放時の感度upでは無く、
周辺減光や開放絞り時の斜め入射光対策が主目的であろう
 ということですね。

確かにショートフランジバックのかつフルサイズ素子ということで、上記目的ということであった方が、単なる感度up目的というようより個人的には納得出来ます(^^)


>また、今後こちらが主流になるのであればミラーレス機におけるテレセン性の問題にも一石を投じそうですし、その場合はレンズ設計の自由度にも影響してきそうなところです。

 こちらもなるほどですね。
むしろ考え方次第では、今までのEマウントフルサイズと同等の周辺画質で良ければ、広角レンズや大口径レンズをより小型化する方向に方針を振ったレンズ設計・製造も可能だという意味ですね。
α7R初代ユーザーの方は若干涙が出そうですが(^^;)デジタルで移り変わりの早い昨今、こういう方針も確かにありですね。

今後とも何か気づいたことがあればよろしくお願いします。

  • imagerマニア
  • 2015/06/16(Tue.)

DTI?

テレセントリック性の低いレンズでの偽色・混色対策として、A7RIIのセンサーにDTIが行われているかを知りたいですね。

Re:DTI?

>テレセントリック性の低いレンズでの偽色・混色対策として、A7RIIのセンサーにDTIが行われているかを知りたいですね。

 どうでしょうね?
hi-lowさんに言われるまでは、無意識に入っていない構造をイメージしていましたが、
おおよそ4.5um□の画素ピッチセンサで、もしそこまでソニーがしていたならば、”このセンサへ今持ち得る技術を全て投入した!””というソニーの意気込みを感じますね(^^)
確かにそういう構造の断面を、チップワークス解析か何かで見てみたいですね。

  • imagerマニア
  • 2015/06/16(Tue.)

無題

拝見させてもらっています。

a7R2がBSIを導入するのは、熱設計の関係でおります。FSI CMOSの最も熱発生するところが表面から裏面になってBSI構造によって、熱問題が緩和し、更に回路の動作速度が上昇など様々のメリットが当時に得ますか?

Re:無題

Erikさん、はじめまして。

>a7R2がBSIを導入するのは、熱設計の関係でおります。FSI CMOSの最も熱発生するところが表面から裏面になってBSI構造によって、熱問題が緩和し、更に回路の動作速度が上昇など様々のメリットが当時に得ますか?

???
申し訳ありません。
BSI構造にすると、FSI構造に対して熱問題が緩和したり回路の動作速度が上昇する理由が私にはいまひとつ理解できません。
可能であればもう少し説明願えますでしょうか?

  • imagerマニア
  • 2015/06/16(Tue.)

α7R IIのBSIセンサーって、強度や平滑性ってどこまで考えられているのか興味あります

よく聞くのが、FSIの厚みは750μmぐらいあり、BSIの厚みは10μm前後しかないということです。素人考えでは、小さいセンサーではともかく、大きいセンサーで髪の毛より薄いBSIの強度や平滑性ってどうなるのだろうという不安があります。支持基盤層などで頑張るのだろうと思うのですが、仕事で使っているときには“そっと扱う”なんてことはありませんからねぇ、、、 ましてや、α7R IIってセンサーシフト式の手振れ補正と組み合わされるわけですから、センサー自体が常に細かなバイブレーションにさらられるわけで、、、 使うという立場で考えると、新品時はともかく、経年変化の出方がとてもとても気になります。^^;

DRAMは別チップ

初めまして。
ソニーのWebを見る限り"Stacked structure with DRAM chip (memory) attached"と書いて
3枚のチップの図がありますから、BSIを支持するシリコンの大半は何も回路は載っていないと思いますよ。
ソニーってDRAMは作れないですよね?外部から購入しないといけないDRAMチップが増えるという事もあってか、価格が高くなっていますし。
http://www.sony.net/Products/di/en-us/products/f5kd/index.html#chapter-sec_5/1

Re:DRAMは別チップ

>初めまして。

こちらこそはじめまして、M.Sakuraiさん

>ソニーのWebを見る限り"Stacked structure with DRAM chip (memory) attached"と書いて
>3枚のチップの図がありますから、BSIを支持するシリコンの大半は何も回路は載っていないと思いますよ。

 情報ありがとうございます。
このUSソニーのHP、先頭ではなく中段にクリックしてページ選択(写真選択?)出来るシステムとはやられました(^^;)
 
 積層センサなので、bottom基板をソニー以外が製造している可能性もあるため、ソニーがDRAMを製造出来なくてもbottom基板にDRAMが載る可能性はあると思いますし、BSIを支持するシリコンの大半が空ということは無いのではないかと個人的に思いますが、
 M.sakuraiさんがおっしゃられる通り、この3チップ(?)の写真とattachedの文言と、よく読むと”with DRAM chip”となっていることからすると、確かに別チップの3層目ですね(^^;)

このDRAMチップがワイヤーでの接続ではなくて、TSVでの接続であったりするとそれなりにまだアカデミックで、個人的にテンションあがったりするのですが、そのあたりどうなんでしょうか・・・

>外部から購入しないといけないDRAMチップが増えるという事もあってか、価格が高くなっていますし。
 この1インチ積層withDRAMチップセンサ、やっぱお高いんですか?(^^;)

  • imagerマニア
  • 2015/06/16(Tue.)

パッケージ写真が出ましたね

私はカメラモジュール製造のコンサルタントをしており
貴殿のブログは毎回興味深く拝見させて頂いております。
パッケージの写真が出ましたね。
http://www.imaging-resource.com/news/2015/06/16/sony-qa-the-must-have-sensor-tech-of-the-future
これからも継続して拝見させて頂きます。
組立屋なのでセンサー回路に疎いので大変勉強になります。

Re:パッケージ写真が出ましたね

SATさん 初めまして

>貴殿のブログは毎回興味深く拝見させて頂いております。
恐縮です。励み(?)になります^_^

>パッケージの写真が出ましたね。
貴重な情報ありがとうございます!
写真と合わせてインタビュー内容も大変興味深いものになっているようですね
次回以降で弊blogで是非取り上げさせて下さい

>これからも継続して拝見させて頂きます。
カメラモジュールに関する疑問文を今後図々しく織り込んでいきますのでf^_^;、その時は是非ここで色々教えてください^_^

  • imagerマニア
  • 2015/06/22(Mon.)

ブログ内検索

カウンター

最新コメント

[10/15 NONAME]
[10/11 hmb]
[10/10 ぷん]
[10/09 hi-low]
[10/07 NONAME]
[10/05 NONAME]
[09/25 hmb]
[09/25 toshi]
[09/23 hmb]
[09/18 FT]
[08/17 みさお]
[08/16 bbbuk]
[08/16 Anonymous]
[08/13 bbbuk]
[07/31 hi-low]

カレンダー

09 2017/10 11
S M T W T F S
2 3 4 5 6 7
9 10 11 12 13
16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31

バーコード

プロフィール

HN:
imagerマニア
性別:
非公開