お得意の前置きで話が最初っから逸れてしまいますが(^^;)、最近イメージセンサの研究分野(？)では”
Single-Photon Counting”という言葉をよく耳にする様になった気がします。
この東北大のpaper(？)の最後の部分の”Photon-Countable Sensitivity”というのも、”
1光子が検出可能な感度を得るための”研究なんですよ という最終ゴールの目的を表している様に読めます。
では
”1光子が検出可能になると何がいいの？”という疑問が出てくると思うのですが、
その前に、”まずそもそも今は1光子を検出できていないの？”というと、市販されている(？)恐らく全てのセンサで出来ていないと思われます。
(↑私の知らない研究用途の特注品とかそもそも通常の？デジカメに使われている方式と全く異なる原理？の撮像素子とかでは存在するかもしれませんが・・・)。
それは、
以前幣blogで低ノイズで話題になった(？)
fairchild社のsCMOSであったとしても、ノイズの数字を見る限りは出来ていません。
上記sCMOSのreadノイズの中央値が0.8e-(electron＝電子)rms。
1Photon＝1電子なはずですから、フォトダイオード信号に加えてイメージセンサの読み出し系のノイズが0.8電子載ってしまうと、
最終出力で信号を見た場合、元の信号成分が1Photonなのか2Photonなのか？、100Photonなのか101Photonなのか？の1Photon差の区別は(読み出しノイズに埋もれてしまい)出来なくなります。
ですので、1光子を検出可能にするためには、少なくとも読み出しノイズは0.5e-rms未満に抑えなければならないはずです。実際にはばらつきとか諸々考慮すると、更に低ノイズなセンサで無いと実現不能だと思います。
(↑私の理解間違ってますでしょうか？^^;間違っていたらどなたかご指摘願います。ここで凝ると本題に移れないので^^;)
ちなみにこのpaperの導入部分によれば、
photon countableにするためには、0.20e-rms以下の低ノイズにする必要がある という風になっています。
ですので
前回、
前々回紹介した研究段階だと思われるセンサは、共にsCMOSから一歩進んで(限られた条件下であろうとはいえ)0.5e-rmsを切るノイズを実現しているという意味では非常に意義がある結果と思われます。
で、元の”1光子が検出可能になると何がいいの？”についてですが、前置きの長さ分散という意味も込めて(^^;)、次回以降でご紹介予定の静岡大学の低ノイズセンサの件の方に私の理解するところの記載を先延ばししようと思います。
さて、今回ご紹介する東北大件の成果の数字を先に記載してしまうと、
◆読み出しノイズ：0.46e-rms
です。
過去紹介した二つの文献のチャンピオンデータ(0.34e-rms / 0.4e-rms)には届きませんし、0.5e-rmsを僅かに下回ったに過ぎません・・・
が、個人的には過去2つの報告件よりも俄然興味深いですし、評価したい(←上から目線恐縮です^^;)件になります。
その心は、過去二つの件ほど”
には”、さほどイレギュラーな(？マニアックな？)ことは行っていませんし、何より
上記測定値が”room temperature”(＝室温：常識的には25～27℃前後)であることが明記されている点です。
つまりこのセンサが実用になった際には、汎用性が高く実用分野の範囲も広いものになるだろうと思うからです(また純粋に実用になるまでが早そうというのもあります)。
では簡単にこのpaperの内容を以下に。
まずは最初にイメージセンサのFD容量の構成成分の分析(≒内訳分離)から始める内容になっています。
このpaperの概要を先に述べてしまうと
◆FD容量の構成成分を分析し、その結果を元に徹底的にFD容量の低減を図りました
結果、0.66fFという低容量なFD容量値を実現し、更にその結果室温でも0.46e-rmsという低ノイズな読み出しノイズを達成しました
というものになっています。
そもそも”何でFD容量値を低減すると、それが読み出しノイズの低減につながるの？”
という疑問もあろうかと思いますが、
センサに限らずなんでも(？)”読み出し回路の初段で大きなゲインを掛けること”がノイズの低減につながり、それがイメージセンサにおいてはFD容量の低減にあたるからです。
↑もう少し補足すると、後段でゲインを掛けるのと初段でゲインを掛けるのとでは、掛けるゲインが同じならば信号の出力値は同じになりますが、ノイズの大きさは異なることになります。
というのは、信号はイメージセンサにおいてはフォトダイオードからしか出てきませんが、ノイズはフォトダイオード以外からも載ってくるからです。
つまり、初段でゲインを掛ければ、それ以後の読み出し回路で載ってくるノイズは増幅されませんが、後段でゲインを掛けた場合はそこまでの読み出し回路で載ってきたノイズを全て増幅させてしまうからです。
そして、FD容量(C)はPDからの信号電荷(Q)を電圧の信号振幅(V)に変換する最初のゲイン増幅段にあたります。
Q=CV
⇒V＝Q/C
ですので、FD容量Cをなるべく小さな値とすることが、イメージセンサにおける初段のゲインを大きくすることと等価な行為となるはずです。
・・・と、そんな補足まではこのpaperには書かれていませんが、
”入力換算ノイズを減らすためには、読み出し回路の入力段でゲインを掛けるのが最も合理的な方法で、そのためにはコンバージョンゲインを上げることが最も効果的だ”
という風にはintroductionには書かれています。上記文言を私は上述した様に解釈しています。
↑図1：おおよそ一般的な撮像素子のFD容量部の平面レイアウト及び断面模式図
ここではFD容量を構成する各容量の構成要素をそれぞれの図を使って示しています。
FD容量は上段の平面図で言うと、中央部の紫色の拡散容量と赤いメタル部の寄生容量、及び赤いメタルが繋がっている緑のMOSのゲート(通常はポリシリコン)部に絡む寄生容量です。
↑表1：図1で示したFD容量の各構成要素を表に明示したもの
これらを効率良く減らすために、以下よりまずTEG(＝Test Elementary Group：実製品では無く、実験解析用の試作)を用いてFD容量に占める各構成要素の割合を算出する作業へ。
↑図2：ABC3種類作ったTEGの平面及び断面のイメージ図
ざっくりとは、まずAとBのTEGパタンから基本的な接合容量値を算出し、その結果とCのパタン結果を用いて残りの細かい接合容量及びゲートと拡散部の重なり容量を算出している様子。
いや～、こういう地味な作業もきっちり行うところはやっぱ大学っぽいよな～、などと感心します。いや、ちゃんとやりたければむしろこういう作業無しには正しく先に進めないので当然企業だって行うべきものだとは思いますが(^^;)
↑図4：TEGによって抽出されたFD容量の各構成要素を積み上げた結果(左棒)と、実際のレイアウトパタンのセンサの特性値より算出したFD容量(右棒)との比較
ここで重要だと思われるのは以下二つ
①TEGで抽出された容量の和が実際のレイアウトパタンのそれと概略等しいこと
↑これにより、”TEGの測定結果は信用に値するよ”と言えるのだと思います
で、二つ目が、
②FD容量の構成要素の内、支配的なのは種々の”ゲート重なり容量”、次いでp-n接合による接合容量である
という点。
後者の②の結果が今後の指針を決めたと思われ、
つまり逆に言うと、図1の赤いパタンで描かれたメタル配線の寄生容量は支配成分では無いため、その容量を減らす努力をしても全体のFD容量値に与える影響は軽微。故にゲート重なり容量及びpn接合容量を減らそう！という方向へ。
↑図5：その結果、提案及び試作されたのがこちらのセンサ(のFD容量に関する箇所の断面模式図)
端的に書くと、(以下順不同)
1)FD部と画素ソースフォロワのドレイン側のみ、LDDをなくす
LDD：Lightly doped drain層：MOSのソース/ドレインとウェル間の電界緩和のための薄いn型領域 (MOSの信頼性確保のために導入されている)
2)FD部と画素ソースフォロワのドレイン側の拡散層を低濃度にし、かつFD部下のチャネルストップ層(P型)をなくす
3)FD部と画素ソースフォロワの拡散層の注入エネルギーを小さくして、拡散層を浅く形成
上記1)により、ゲート重なり容量の低減
上記2)により、PN接合間の空乏層幅が広がり、接合容量低減
上記3)により、pn接合の表面積が削減
上の2)及び3)は、通常の平行平板のコンデンサの容量(C＝εA/d：A表面積、d平行平板間の距離)に当てはめた場合、
2)はdが大きくなることに相当し、3)はAが小さくなることに相当するため、いずれも寄生容量Cが小さくなることになりそうです。
上記試作を
◆0.18um 1P5M(←POLが1層で、メタルが5層ある)CMOSプロセス
を用い
◆その時のミニマムのFDと画素SFのサイズ(W/L)はそれぞれ
FD＝0.34/0.44um
画素SF＝0.34/0.52um
結果、特性値としては、以下を達成。
◆FD容量：0.66fF
◆コンバージョンゲイン(FD部での電荷→電圧変換ゲイン)：243μV/e-
◆室温での入力換算ノイズ：0.46e-rms
やっぱり冒頭にも書きましたが、
このノイズの値を、
・0.18umという、割と現在では最新とは呼べないプロセスを使って(現在スマホ向けの最新だとセンサ部でも65nmプロセスとかが当たり前)
・室温で
・(前回前々回紹介のセンサの様に、画素SFをPMOSにするとか、そこだけゲート酸化膜を薄くするとか、そのバックゲートを振るとかそういった)こった構造や動かし方をすることなく
達成している
というのが個人的には注目ポイントなのかな と思います。
また、前回紹介した低ノイズセンサの画素ピッチが7.5umで、その使用プロセスが同様に0.18umCMOSプロセスだったのですが、
恐らく今回の東北大のPMOSソースフォロワの使わない方法であれば、上記7.5um□よりも狭い画素ピッチのセンサを作ろうと思えば作れるだろうというのも、実用アプリの対象を広げるという意味で大きいと思われるところです。
(ちなみに今回東北大が試作したチップの画素ピッチは記載されていないように見えます)
逆に個人的に思う難点は、現在の狭画素ピッチのCMOSセンサで普通に用いられている、FDを画素間での共有(正確には画素SFなどのMOSトランジスタを画素間で共有)し、その分フォトダイオードの面積を有効に広げるという手法が用いれず、飽和や斜め光に対する感度に相対的に難が出るであろうという点でしょうか。
(↑画素SFなどを画素間で共有しようとしてくっつけてしまうと、途端にFD容量が重くなってしまうため、本来のこの検討の意義を失ってしまうため)
あとは純粋にLDDをとっぱらっちゃって、信頼性的な面は問題無いのか！？(^^;)という点。
↑図8：実際にこの提案構造のセンサを用いて撮像された画像
左から、電子数換算の光量が
a) ～3e-
b) ～10e-
c) ～30e-
どういった感覚か、この絵だけ見せられてもわかりにくいところですが、
少なくとも一番左の3電子に満たない光量で撮られた画像が、”一応ぎりぎりでも画像として認識できる”というのが凄さを表していると思います。
例えば、
pointGreyが販売している産業用カメラで現状ノイズが最も小さいソニーのIMX252で、読み出しノイズ2.34e-rms。
その値だと、信号が3e-でノイズが2e-少々ある訳ですから、信号とノイズの量がほぼ等価。
ということは、現状ノイズがかなり良い部類に属すると思われるソニー製のIMX252搭載カメラでも、一番左の光量条件下では、恐らくこのぬいぐるみはほぼ見えない画像になると予想されます。
最後に、
↑図6：TEGの測定結果とシミュレーションの対応
下のシミュレーションの図を見て、オレンジや黄色がFDを構成する拡散部の様ですが、このシミュレーション結果を信じると、
FD容量部のn型濃度が、薄くなったり浅くなったり、ゲートとの重なり部分が減ったり、Z方向への空乏層の伸びが増えたりと、東北大学がこのpaperで主張している通りのことになっているのがわかります。
で、興味深いのが、今回報告の結果は、上図の(c)に相当すると思われる訳ですが、TEGとシミュレーションレベルにおいては既に更なるFD容量の低減≒コンバージョンゲインの増加が図られたと思しき(d)という構造が提案されていることです。
これはどうも新たな構造というよりも、FD及び画素ソースフォロワのサイズを共に小さくすることにより更なるFD部の寄生容量を小さくしたものの様子。
恐らく達成への障壁はさほど無く、単純に今よりも微細なプロセスを用いればこの構造が出来上がるのではないでしょうか？
果たして、この(d)の構造のセンサが出来上がった時、その読み出しノイズは一体いくらになっているのでしょうか？
楽しみですね(^-^)
PR
[4回]