さて、
先週冒頭で”iPhone6s/plusのA9プロセッサの製造元違いで処理スピードに差がつなないのか？”的なことを記載しましたが、似たようなことを考える人が世界に多くいらっしゃるようで、早速
こんな結果が出ているみたいですね(^^;)
あくまでベンチマークの結果ですが、処理速度は誤差範囲ということでほとんど差が無く、そちらでは無くバッテリー駆動時間≒消費電力の方に有意な差が出たようです。
つまりはこれは、Samsung製の14nmプロセス製のFinFETの方がTSMCの16nmのそれよりも、リーク電流、貫通電流、充放電電流のいずれかまたは全てが相対的に大きいということでしょうか。
そして、本題に行く前にもうひとつだけ。
先週幕張メッセで開催されていたCEATECに行ってきました。←セミナー出席がメインで、会場はあまり回っていませんが(^^;)
昨年の様にはカメラや増してやイメージャーに関して特筆すべきことは無く(
京セラが車載向けのカメラを展示していたというのはありましたが)、一応イメージセンサのblogということになっているので、いくつか書きたいことは無いことはないのですが、そこはグッとこらえて(^^;)残しておきたい記録のみ以下。
↑
昨年に引き続き、順調に(？)今年も出展者、および来場者数共に減少
[0回]
↑負のスパイラルで、年々業界の盟主たちもCEATECからは距離を取りがち
今年から東芝も出展見送り
(ただ東芝さんの場合は今年イロイロとありましたので、積極的にCEATECというイベントを見限ったのか、そうせざるを得なかったかは？？ ^^;)
CEATEC関係者の方が見られていたら失礼なのですが、これは後5年後くらいに、また新たな団体を吸収して別名称のイベントに変化している可能性高そうですね。
ただ、現在大企業はもう国内相手のみでは食いぶちを確保出来ない状況ですので、どちらにしても海外から人を呼べるイベントに変化しないとテコ入れは難しそうに感じますが・・・
さて、脱線しました。
先週の続きに戻りたいと思います。
今週の元ネタは
こちら。今年のIISWのNHKからの発表になります。
タイトルは
”High-Sensitivity Image Sensor with Stacked Structure comprising Crystalline Selenium Photoconductor, Crystalline OS FET, and CMOS FET”
”結晶Se光電変換膜とOSFETとCMOSFETで構成された高感度積層構造イメージセンサ”
邦題に直訳するとこんな感じでしょうか？
先週、
⑦結晶Seの方は、高電圧を掛けないと増倍効果が現状あまり見込めないが、そこまで低電圧化を狙っていない
というNHK技研公開時の説明員の方とのやり取りの中で受けた説明を書きましたが、上記の余裕を感じる(？^^;)コメントの心がここにあったんだなとわかりました。
発表内容を強引にまとめると、以下の様な感じではないかと思います。
◆OS FET = Crystalline Oxide Semiconductor FET = 結晶性酸化膜半導体 電界効果トランジスタ
は20V超のバイアス耐性を有していることがわかった。
◆そして、OSFET及び従来CMOSFETと結成セレンの光電変換膜とのハイブリッドプロセスの親和性が確認できた。
◆ よって(アバランシェ増倍のために20V程度電圧を掛ける必要がある結晶Se膜のセンサにおいてもOSFETを画素部に用いれば)CMOSセンサとして(≒HARP管ではなく)アバランシェ増倍を引き起こす高感度なイメージセンサを実現できる道が開けた
↑最終的に狙いたい積層構造イメージセンサの断面図
Holeと書かれた厚みのある層が、結晶Se膜になるはずのところです
↑今回の発表でデータを取った、プロセス親和性を確認するためのサンプル構造
上下の電極(＝Electrode)とa-Se膜以外の層は、それぞれ正孔注入阻止層、電子注入阻止層という役割で必要な様です。が、私には詳細はわかりません。
また、
昨年の技研公開時にもコメントもらいましたが、このイメージセンサは上記Fig.2の説明にも書かれている通り、
ホール蓄積&ホール読み出し型となっています。
また、私の誤解が無ければ、今回の試作においてはSeの膜厚が上図1.85umとなっていますが、ここをひとまず500nm厚あたりを狙うということなのでしょう。
そのくらいの膜厚まで薄く出来れば(そして当然その膜厚でも可視光を十分吸収出来れば)、光入射側の電極まで含めたトータル厚みも1umを余裕で下回ってくるレベルになりますので、現在のシリコンフォトダイオードよりも斜め光入射特性に強い≒混色に強いイメージセンサが期待できそうです。
(参考：例えば
Samsungの最新に近いと思われる裏面照射型センサのPDシリコン厚は3um弱程度←画素ピッチからの目算)
これは狭画素ピッチなイメージセンサを狙う上では、シリコン製イメージセンサ(？)に対して有利な点ですね。
↑画素部等価回路図と駆動タイミングチャート
普段よく見るシリコンベースの画素等価回路図とリセットMOS(Mr)のつく位置が異なるところが気になります。
普通であれば、Nrのノードでは無くNdのノード＝FDをリセットする回路になっているのですが。
深く考えていませんが、きっとこの光電変換膜を使うセンサではこちらの構成でなければならないのでしょうね。
また、”HVDD”というのは恐らく”HighVDD”ということで、これが恐らく20Vかそれを超える高電圧を意味すると思われます。
Mtのトランジスタゲートパルス”T”のhighレベルがVDDとなっており、それ故この構成ではNDのノードはVDDを超える電圧にはなりません。
よって、発表文中では”Mr(リセット)とMt(転送)のトランジスタには高耐圧なOSFETが必要だが、Ma(画素ソースフォロワ)とMs(行選択)のトランジスタは通常のCMOSFETでも問題無く、微細化を図れる”という風に書かれています。
あと、気になるのはタイミングチャートの方で、Nrのノードの電圧値が転送TがOffし終わった後(通常のイメージセンサであればPDの電荷が全てFDノードに転送され終わった後)でも、電圧値が光反応したままの状態を保っているという点です。
これはつまりNrとNdのノードで光電荷を容量分割してしまっている(≒光電変換膜の電荷がNDのノードへ完全転送されていない)ということでしょうか？
だとすると、転送MtがOFFした際のスイッチングノイズ(＝kTCノイズ？)が、通常のCDS動作では取りきれない気がします。←これが当たっているとすると、実用するには解決しなければならない課題のうちのひとつになる気がします。
あとは結局まだセンサとしての特性値が何ひとつ示されていないため、感覚がわからないのですが、
タイミングチャートのNRとNDのノードの電圧を見比べると、せっかくの積層膜の高い信号が、MtのゲートパルスのhighレベルVDDによって頭打ちになっている図になっています(←4本の内上2本のライン)。
もしこのセレン膜で出来た光電変換膜が、現状のSiフォトダイオードよりも面積あたりの飽和蓄積信号量が多いというのであれば(←そうなのかどうか私にはわかりませんが)、
画素トランジスタを全てOSFETとして、MTのゲートパルスTのhighレベルとMaのドレイン電圧もHVDD電圧として、セレン膜の飽和信号を全て生かす構成に出来ないものなのかな～ などと漠然と思ってしまいました。
↑ OSFETのL方向(上)とW方向(下)の断面図
写真中のCAAC-IGZOというのが、"c-axis aligned crystal In-Ga-Zn oxide"の略で、今回の酸化物半導体として用いられた材料？の様です。
上の写真で言いたかったのは、恐らく”ちゃんと出来てます”ということだと思います。
↑Fig.6がOS FETの静特性、それ以降が各種耐圧特性
Fig.6は特に”オフリークが少ない”(Vg＝横軸が負側の領域において)ということが特徴として言いたかったことだと思います。
恐らく通常CMOSFETであれば-12オーダーなのではないかと思います。
それ以外の三つは100%理解できていないこともあり、ざっくりといきますが、絶対値で20V～30Vに向けて徐々に電流値が上昇していき、その後ストンと電流が落ちて流れなくなる横軸の電圧値、そこがこれらのデバイスが壊れたところだと思われます。
これは不可逆な変化で電圧をその後下げても元の状態には戻らないはずですので、上記電流が落ちて流れなくなったところがこれらのデバイスの耐圧(マージンを持って電流上昇が始まる前までの電圧に留めておいた方が良いと思いますが)ということになると思います。
で、三つのグラフ、いずれも絶対値で20V少々まで耐圧はあるので、OSFETは結晶セレンのアバランシェ増倍可能な電圧印加に耐えられるということが言いたい図だと思われます。
↑今回の試作チップ
↑ いわゆる光電変換特性 ただし横軸は膜に掛ける電圧値。プロット違いがそれぞれ光量を変化させた時のもの
グラフが三つあるのは、電極の材料の種類を変えたものごとに。←※光電変換膜を変えたものでは無い。
原文で言っているのは、”わずかな差があるが、電極ごとに大きな差異は無い”
というのと、”正孔ブロック層が有効に機能しているため、暗電流＝黒いプロットの増加は十分抑えられている”ということ。
そして重要なのが、”これらの特性はガラス基板上に同様な素子を形成した場合とほぼ同等のものである。よってOSFET/CMOSFETと結晶セレン膜のプロセスの親和性が確認できた”。”故に今後結晶セレン膜を用いた光電変換素子にてアバラシェ増倍の実現が見込まれる”
という風に結んでいます。
IISWでのNHKの報告はこれで終わりです。
さて、来年5～6月のNHK技研公開時には、目標通り、10倍程度のアバランシェ増倍効果が得られているでしょうか？
PR
