Imager マニア

Re:裏面照射とグローバルシャッターの相性

>サイトの訪問者、40万人達成、おめでとうございます。

　ロートルさん、毎回さまざまな興味深いコメントや示唆、本当にありがとうございます。
この忍者blogというblog運営サイトの基本フォーマットの配置を少しいじるだけで、デザイン的には何もいじらずノーマル状態のままのblogですが、アクセス数のカウンタは確かに張り合いになるので、設置してくれていてよかったかなと思います(^^;)
始めた時は40万人(最近見ているとリピーターの方がこのサイトは6割弱ですので正確には40万アクセスでしょうか)に達するほど長くblogを書いているイメージは持っていなかったです。
(と言っても、書き始めてからまだ3年程度ですが^^;)


>先ず、私の先入観から、裏面照射とグローバルシャッターは非常に相性の悪いものだと、思い込んでおります。理由は、通常のローリングシャッタータイプでも遮光問題が大変なのに、ストレージ領域の遮光を確保する方法があるだろうか？という疑問です。

　ロートルさんのことですので、上記半ば確信を持たれていて、やさしく婉曲に指摘くださったのだと思うのですが、
ロートルさんの先入観の(？)通り、恐らくここで取り上げたCMOSIS社のイメージャーは表面照射型だと思います。←申し訳ありません。本文中と逆のことを書いてしまい(^^;)

　というのは、半年後の以下のblogエントリで私は気づくのですが、

※当初のwebアドレス？入力だと、うまくページにいけそうも無いので、お手数ですが、
エントリNo.68を参照願えますでしょうか。

↑もっと画素ピッチの小さいセンサであるにも関わらず、なんと画素レイアウトがオープンにされており、そしてそれがFSIであったのです。←驚いたのは私だけかもしれませんが。
結果、私はこのエントリの5.5um□のセンサも”FSIだったのだな”と、半年後から思いなおしたという次第です(^^;)

　上記読んでいただければ分かるのですが、3.5um□ピッチだとは言え、開口率は目視で3割前後しかありません。そしてCuとはいえ、なんと画素部の配線は2層のみ。
しかも最上層は遮光層となっており、代わりに(？)POLY-Si配線を積極的に利用しているという様な感じです。
メタルが2層の理由は、今回のロートルさんの書き込みで気づかさせて頂きましたが、
おっしゃられる通り、画素内のPD以外の素子が元々多く必要なので、その上方の空きスペースを配線領域として有効に活用し、開口率が小さい分をメタル2層に抑えて低背化に割り振った(≒少しでも光学性能を改善しようとした)　という様な設計思想な様に見えます。

　それにしてもなのですが、まだ製品化していないセンサなのかもしれませんが、いったいどういう用途向けのセンサを想定したのか、
あまりに感度(斜め入射光？)に対する優先順位が低すぎるのじゃないかという気がしてしまいます。
とにかく画素ピッチが小さくても、”画素内CDSを伴うグローバルシャッタ機能付きである”ということを圧倒的な第一位の優先順位の思想で設計しましたというような勢いを感じます。
マイクロレンズは画素ピッチの大きさに展開していて、そこから導波路(Lightガイド、LightPipe)構造になっているのでしょうか？
それとも論文中の”PeakQE＝50%(WithMIcroLens)”というのは、”マイクロレンズの集光範囲がおおよそ1画素面積の半分だよ”ということを意味しているのでしょうか？


>（1）6本水平ラインが必要なので、そのままTr領域上部に配線を通す
>（2）水平ラインをメタル層２層に分け、低背化を犠牲にして、４層メタルで画素を構成する

　コメント内の上でリンクしたCMOSISの論文センサと、本エントリセンサが同じ保証はありませんが、同じ可能性が高いと考えるならば、
上記は(1)の方ということになると思います。
　ただ3.5um□の方のレイアウトの方は、ほとんどの配線が水平では無くて垂直方向に走っています(正確には垂直方向にしか配線が無い様に私には見えます)。カルチャーショックでした。
確かに、よく考えれば、グローバルシャッタのみと割り切れば、sample_2とSELの二本のみ水平配線である必要があり、その他のトランジスタ駆動配線は垂直方向に配線を引いても、全画素同時操作であるため問題無さそうです。
(ただ、本エントリのセンサは、上下方向に信号読み出しをしており、ブロック図を見ても垂直のドライバ回路は横にあるので、水平ラインなはずですが)

　そしてここから下が、私がロートルさんについていけなくなっているところですが、

>SD部で発生する暗電流対策をどうしているのか、興味はあります。C1をMIMで形成すれば、S/D部で発生する暗電流は問題になるはずです。上にあげず、埋め込みダイオードの接合容量を使えば、ただでさえ8TrでPD面積を圧迫しているのに、追い打ちをかけるようなレイアウトになります。

　まず、3.5um□画素の方の画素レイアウトと等価回路図の対応を、私はとれていないのですが、ぱっと見、MIMでは無く”追い討ちを掛ける様な”(^^;)レイアウトの方に見えます。
　で、特にMIMで作っても作らなくてもS/Dで発生する暗電流は問題になるはずなのでは無いのでしょうか？
以下のC2の方のコメントと合わせて、私はC1とC2側の暗電流に対する耐性(？)の違いが理解できていません。

>C2側はS/D発生暗電流から、逃げようが無いので、いっそのことC2リセット用のTrを、もう一つ、追加したくなるような回路です。暗電流問題が無ければ、C2は小さい方がよいので（いずれにしても、C1からC2へ、電荷の完全転送はあり得ないので）外部容量は付加されていないと思います。

　↑電荷の完全転送がありえないことは、指摘をされて初めて気づきました。
ここで言う”外部容量”というのは、具体的には何を指すのでしょうか？
”C2は小さい方が良い”というのは、S/Nの観点でですよね？
DRの観点ではC2は大きい方が良いということはないのでしょうか？・・・

　やはり私、今ちょっと考えたのですが、自分でblogに書いておいて何なのですが、この回路構成と駆動方法で、何故CDSが出来るのか分からなかったので、その辺が理由でロートルさんがおっしゃってることが理解出来ないのでしょうか。
　つまり、リセットノイズや画素SF閾値ばらつきの信号を読む時はC2しか見えておらず、画素信号(＋リセットノイズと閾値ばらつき)を読み出す時は、C1＋C2の容量になってしまっているのに何故うまくCDSできるのか？というのがわかりません。


>CMOSISのアイデアは、面白いアイデアだと思いますが、SONYの提唱する方式の方がメリットがあるのかな、という印象です。

　総合的には≒多くの用途のイメージセンサにおいては、私もロートルさんと全く同じ印象です。


>製造メーカーは、論文にTower Jazzを使って試作したとあるので、このファンドリーの可能性もあるのではないでしょうか？

　気を使っていただいて申し訳ありません(^^;)
こちらもロートルさんのおっしゃる通りです。
こちらも事後で別記事(ソース失念)でもTowerJazzである記載を見た記憶がありますので、間違い無いと思います。

今回もありがとうございました。
ps　以前の”究極のカメラとグローバルシャッタ”の件で、お伝えしたいこともありますので、週明けくらいにそちらのコメント返信も読んでいただけると幸いです。