デジカメ / デジタルビデオカメラ / スマホ用の撮像素子(イメージセンサ/imager/CMOSセンサ)について、マニアな情報や私見を徒然なるままに述べるBlogです(^^;)
[PR]上記の広告は3ヶ月以上新規記事投稿のないブログに表示されています。新しい記事を書く事で広告が消えます。
5Dsセンサで同感の部分と、違う感想を持った部分があります。
設計はキヤノンで確定でしょう。根拠はパッドの問題より、ADC非搭載でセンサを構成するコンセプトはキヤノン以外無いからです。
外観がキヤノンそのものという件は、カラーフィルター、マイクロレンズからパッケージまでを社内処理していれば、同一になるはずです。この部分は繋ぎ露光をしないで、キヤノン製のワイドショットステッパーで一括露光をする方が合理的でもあります。この前後ならライン分割してもテスティングに問題は無いでしょう。
プロセスのフロントエンド(Tr工程)も、ADC非搭載であれば、微細なトランジスタは不必要で、(デジタル系が無いのですから)古い製造ラインで作ることは可能だと思います。(以前、180nmのルールまで可能と発表している)
問題はプロセスのバックエンド(配線工程)です。このピクセルピッチで、開口を確保して、何本も配線を通そうとすると、他社並みのデザインルールが、結局、必要になります。仮に、65nmプロセスを使ったとすると、Low-K & ArF露光ですから、デポ装置、エッチャー、CMP、露光機、全て総取り換えになって、過去の製造装置は転用できません。
多くの人が、キヤノンがこれらの製造装置を持っていないと考えるのは自然だと思います。製造の可能、不可能の問題ですから、部分的な製造委託は、まだ有り得るような気がします。
但し、問題が複雑なのは、フルサイズの場合、水平配線が繋ぎ露光になることで、委託を引き受ける半導体メーカーがあるのか?ということです。
どう考えれば、辻褄が合うのか、いろいろ推理しています。
>ロートルさん
初めまして。imagerマニアと申します。
今後ともよろしくお願い致します。
>設計はキヤノンで確定でしょう。根拠はパッドの問題より、ADC非搭載でセンサを構成するコンセプトはキヤノン以外無いからです。
(私自身が「キヤノン以外無い!」と断言できるほどの情報を持っておりませんが、基本的に)おっしゃる通りと私も思います。
世間一般(?)的にも、どうも設計がキヤノンであること自体を疑う方は概ねおられなくなった様ですので、これは少なくともここでは決着ということで。
>外観がキヤノンそのものという件は、カラーフィルター、マイクロレンズからパッケージまでを社内処理していれば、同一になるはずです。この部分は繋ぎ露光をしないで、キヤノン製のワイドショットステッパーで一括露光をする方が合理的でもあります。この前後ならライン分割してもテスティングに問題は無いでしょう。
>(中略)
>問題はプロセスのバックエンド(配線工程)です。このピクセルピッチで、開口を確保して、何本も配線を通そうとすると、他社並みのデザインルールが、結局、必要になります。仮に、65nmプロセスを使ったとすると、Low-K & ArF露光ですから、デポ装置、エッチャー、CMP、露光機、全て総取り換えになって、過去の製造装置は転用できません。
>多くの人が、キヤノンがこれらの製造装置を持っていないと考えるのは自然だと思います。製造の可能、不可能の問題ですから、部分的な製造委託は、まだ有り得るような気がします。
>どう考えれば、辻褄が合うのか、いろいろ推理しています。
つまりロートルさんは、以下の様に考えて(≒推測されて)いるという理解で良いでしょうか?
5Ds搭載撮像素子は・・・
フロントエンド(トランジスタ工程)とバックエンド(配線工程)は他社(ここでは例えばソニー)で製造
その後キヤノンFabにウェハを持ってきてカラーフィルタ&マイクロレンズ工程、及びパッケージングとテストを行う
私が本文内で書いた”色”というのは、「カラーフィルタだけでは無く、その直下の膜材料と構造(つまりここで言う配線工程の一部)も従来キヤノン製造品と等しい」と主張したかったのですが、
確かに微妙な話なので、ここでは置いておくとすると、
確かに、ロートルさんがおっしゃる様なことも、技術的及び契約上等可能だと思います。
(そして上記の様な製造過程を経ているとすると、キヤノンが「自社製です」と言う可能性もあると思います)
ただひとつ前提とされていることに個人的に疑問があります。
65nmプロセス用の半導体製造装置をキヤノンが持っていないというのも、恐らくそうかなと思うのですが、
”65nmの配線ルールぐらいでないとこのピクセルピッチで開口を十分確保出来ない”という点です。
このピクセルピッチと言いましても、簡単に計算すると4um□程度で、キヤノンで言うと7DmarkⅡと70Dと同じくらいの画素ピッチです。
”7DMark2と70Dがキヤノン内製センサである”ということを疑わないのであれば、キヤノン内製でも4um□程度の画素ピッチの5Ds搭載センサは(少なくとも7Dmark2程度には)十分開口を確保出来る理屈ではないでしょうか?
CMOSセンサーの読み出し高速化と低ノイズ化のために、オンカラムADCでデジタル出力にするのが一般的だと思うのですが、なぜキヤノンはアナログ出力なのでしょう?
SoCが作れないとは思えないのですが…。
既にattyan☆さんとhogeさんが回答くださっているので補足することは無いというか、私は勉強させてもらった側ですが、
お二方のおっしゃっていることを乱暴にまとめると結局文末の2点に起因する
”チップ製造コスト=チップ出荷価格”抑制
というところに(キヤノンがアナログ信号出力センサにこだわる理由が)収まるということでしょうか?
(hogeさんは追加で発熱・発光も理由で挙げておられますが)
・微細プロセス用の製造装置の設備投資抑制 ←微細プロセス自体を構築する費用も恐らく必要で、それも含めて
・デジタル信号出力センサ製造によって増加する、製造工程数及びチップ面積増加の抑制
Imagerマニア様、ご返事、有難うございます。
返答のやり方で、憶測のみの流言飛語になり兼ねないので、軽く聞き流して下さい。
”7DMark2と70Dがキヤノン(完全)内製センサである”と私自身が考えていないことから、この推測が始まっています。
世間では5DSに関して内製問題が盛り上がっていますが、私自身は70Dが発表された時に不自然さを感じました。
その時、考えたことは以下です。
デュアルPDであれば、水平に転送MOSの制御線が必ず1本増える。
PD-PD間のアイソレーションを考えれば、開口は、狭められる方向ではない。
それにも拘わらず、長く止まっていたピクセルシュリンクを実行している。
この3点から考えると配線のルールは1世代どころではなく、大幅なジャンプが有ったはずだと考えました。
それ以前に、キヤノンが半導体の大型投資をしたという記事も見なかったので、完全な内製は、この時点で方針変更したのでは、と考えていました。
推測なのですが、この先入観を持っていたので、5Dsについても外部へ製造委託した部分があるだろう、と考えています。
但し、繰り返しますが、繋ぎ露光の件は、頭の整理がついていません。
巷で噂されるソニー説も疑問に思っています。雑誌の記事によれば、ソニー自身が他社にセンサの製造を委託しています。製造ラインが空いているなら、仕事を引き受けることの理解は出来ますが、反対ならソニー側にメリットは無いからです。
結局、キヤノンの現有装置がどのルールまで量産可能なのか、分からないので、これ以上、推測を進めることが出来ません。
>”7DMark2と70Dがキヤノン(完全)内製センサである”と私自身が考えていないことから、この推測が始まっています。
承知しました。
るほど。ロートルさんがそういう風にお考えであるなら、話の流れとして納得です。
>デュアルPDであれば、水平に転送MOSの制御線が必ず1本増える。
>PD-PD間のアイソレーションを考えれば、開口は、狭められる方向ではない。
>それにも拘わらず、長く止まっていたピクセルシュリンクを実行している。
上記は全く同感・・・というか全くその通りだと私も思います。
>この3点から考えると配線のルールは1世代どころではなく、大幅なジャンプが有ったはずだと考えました。
そうですよねー、仮に1世代以上ジャンプが必要だったのであれば、いきなり自社Fabで1世代飛び越した配線プロセスを起ち上げるというのは技術的にも投資的にも現実的じゃないというか無謀の様な気がしますので、他社に製造委託というのが現実的ですよね。
>但し、繰り返しますが、繋ぎ露光の件は、頭の整理がついていません。
>巷で噂されるソニー説も疑問に思っています。
ロートルさんの仮説前提ですと、私もソニー説に疑念を持ちます。
(ロートルさんおっしゃるソニーのFabは一杯で、他社センサの製造を受けるメリットが無いというのも納得していまして、それに加えて以下理由でもという意味です)
70Dセンサは世界で初めて(キヤノンが言うところの)DualPixelCMOSAFなるフォトダイオード構造を取ったセンサです。
そのセンサの製造を、センサ設計の大手であるソニーのFabに依頼するというのは(特に発売前の)技術的な機密保持の観点から経営層が避ける選択を行いそうに感じます。
私が決定権を持つ立場の人間なら、第一候補はセンサ設計を行っていないファウンダリー企業(例えばTSMCなど)で、第二候補はセンサ設計を行ってはいるが少なくともデジタルカメラ用の素子を現状作っていない企業(具体的には?)に製造委託する決定をすると思います。
>雑誌の記事によれば、ソニー自身が他社にセンサの製造を委託しています。製造ラインが空いているなら、仕事を引き受けることの理解は出来ますが、反対ならソニー側にメリットは無いからです。
可能であればその雑誌を教えていただけないでしょうか?
いずれにしても、確かソニーが”2016年度に300mmウェハ換算で8万枚/月製造可能なセンサラインにするように投資する”という報道がつい最近されていましたので、現在のソニーのセンサ製造ラインは埋まっているのですよね、きっと。
>結局、キヤノンの現有装置がどのルールまで量産可能なのか、分からないので、これ以上、推測を進めることが出来ません。
そうですね。結局上記等その他もう少し確かな情報が無いと進みませんね。
でも、推測ですが、個人的に楽しませていただきました(^^)
結局こういうことを推測しているのを楽しんでいる自分に気がつきました(笑)
今後も可能であればお付き合いお願い致します。
センサーの設計は、開発時期により大幅に変わることがあります。5Ds系のセンサーは、7D MarkⅡのセンサーより前に開発されていた可能性が高く、キヤノン設計の最新センサーはX8i、8000D系のAPS-Cセンサーであり、このセンサーバッドは4辺に配置され、D7100のセンサーなんかとほぼ同一性能の可能性が高く、このセンサーの詳細がわからないので、断定的なことは言えないのですが……。
7D MarkⅡのセンサーまでという限定なら、以下のことが言えます。
SONYセンサーは、カラム毎にADCが並び、このADCは自己訂正し、他のカラムと同一の信号を出力し、アナログ信号をデジタル化しています。AD変換後、この行列毎にセンサー由来のノイズを減算し、RAWデーターを生成します。このため、SONYセンサーは、センサー由来のノイズ除去をAD変換の前後で2回実行しています。
キヤノンセンサーは、固定パターンノイズ除去回路を経て、低ノイズゲインアンプで増幅し、オフセット除去回路を経てAFE回路に行き、デジタル化しRAWデーターを生成しています。キヤノンセンサーは、AD変換前のアナログ段階でのみ、固定パターンランダムノイズ除去を行い、SONYセンサーのようなAD変換後のノイズ減算処理は行っていません。
キヤノンセンサーの場合、固定パターンランダムノイズ除去が、デジタル変換する前だけなのに対し、SONYセンサーの場合は、AD変換の前後で2回実行するというのが一番の違いになります。
CMOSセンサーの読み出し高速化に関しては、オンチップカラムADCを採用するのが一般的で、Samsungが一番早く実用化しました。ただ、これだけしか方法がないわけではなく、マルチチャンネル化するという方法もあり、キヤノンはこちらをEOSに関しては採用してきたことになります。
キヤノンから具体的な発表がないので、あくまで推測なのですが、キヤノン方式だと、フロントエンドやバックエンドの工程がかなり簡略化出来、既存の製造設備で対応出来たから採用してきたのだと思います。ただ、APS-C 2000万画素ぐらいが限界だったようで、製造設備もようやく更新されたようですが……。低ノイズ化に関しては、目をつぶっていた可能性が大で、DEGICによりお茶を濁していた感じですw。
キヤノンは、SONYと違い、スマホのセンサーが必要ないので、センサーの小型化に対する必然性がなかったわけで、プロセスルールの微細化を遅らせ、こういう対応をしてきたのだと思います。
しかし、詳細がはっきりしないのですが、X8i、8000Dのセンサー、オンチップADCの可能性が高いのではないかと思っています。X6iからX7i、ほとんど変化がなかったのも、もしそうなら説明がつきます。
オンチップADCにしないメリットはいくつかありますよ。
コスト。
オンチップADC搭載のものと比較し1ウェハ辺りの収率をあげることが可能です。
一括露光が可能であれば掛け算で増えていく工程数を大幅に減らすことが可能です。
また、素子数が減ることで良品率も上がります。
発熱・発光。
ADCをCHIP外に追いやることで発熱やホットキャリアによる制動放射による発光の影響をなくすことが可能です。
マニアさん
イメージセンサの見た目の色にも注目されているのですね。。。
たしかにバックエンドのデザインルールが変わると配線の周期性が変わるので見た目は変化します。
シールガラス上に反射防止膜とかIR-CUTフィルタとかつけちゃったりするケースもあるので注意も必要かもです。
hogeさん
(ちなみに以前ここに書き込まれたことのあるhogeさんと同じ方でしょうか?まあhogeさんというハンドルネームは一般的には通りすがった方が使うことが多そうですので、そうではないでしょうかね?)
>マニアさん
>イメージセンサの見た目の色にも注目されているのですね。。。
>たしかにバックエンドのデザインルールが変わると配線の周期性が変わるので見た目は変化します。
色にも注目・・・というか、メーカー公式発表とHPにアップされたセンサ写真からしか情報が得られないので仕方なくというか・・・(^^;)
>シールガラス上に反射防止膜とかIR-CUTフィルタとかつけちゃったりするケースもあるので注意も必要かもです。
了解しました。
注意するようにします・・・・・・というか、注意しようが無いので、見た目の色だけを論拠に何かを決め付けたりしないように出来るだけ努力します(^^;)
今回は勉強になりました。
今後も出来ればここに出入りして頂いて活発に議論(?というほど大げさなものではありませんが^^;)して頂けることを希望します。
今回はありがとうございました。
元記事を書いた雑誌社は、東洋経済だと思います。
http://toyokeizai.net/articles/-/29520?page=2
私自身は週刊ダイヤモンドの記事で知り、どちらも富士通の三重工場だと具体名が書いてありました。
hogeさんの意見はコスト面が全面的に賛同、発熱・発光は大きな効果があるのかな?と思っています。
コスト面では一括露光の問題よりも、ADCおよびデジタルのI/Oが無いなら、
(1)フロントエンドで装置を更新する必要が無く、装置償却コストが少額で済む。
(2)デジタル系トランジスタが不要で、Dual gate oxideプロセスを使う必要は無く、Single gate oxideプロセスで製造可能。
が大きいと思います。
イメージセンサ画素部のトランジスタは、ケータイ用でも2.7V以上ですから、デジタル系が無ければ、トランジスタルールは350nm以前のもので、過去10年以上、装置を更新しなくてもフロントエンドを処理することが出来るという話になります。(キャパの問題での追加設置を別にすれば)これは大変、大きな値になると思います。
DualとSingleの問題は、イメージセンサ特有の問題で、厚膜と薄膜の作り分けの問題だけでなく、デジタル系が90nm以降であれば、ストレインとノンストレイントランジスタの作り分け、場合によってはサリサイドとノンサリサイドの作り分けが絡んできますので、マスク枚数で圧倒的な差があると思います。多分、5~6枚の差では済まないはずです。
発熱の問題は設計次第と考えます。ホットキャリア起因のものは、最近のデジタル系が1V前後で、動かしていること、各社ガード構造等で何らかの対応をしており、最終的にノイズ特性に反映され、そのノイズ特性でADC搭載のアドバンテージがうたわれているので、大きな問題ではないと思っております。
>元記事を書いた雑誌社は、東洋経済だと思います。
>どちらも富士通の三重工場だと具体名が書いてありました。
わざわざ教えていただいてありがとうございます。
富士通ですか。CMOSイメージセンサは”CMOSプロセスで作れる”とよく言われますが、そうは言ってもそれなりに異なるプロセスが必要になると思いますので、イメージセンサを作っているイメージがなかった富士通は意外でした(かと言って他に妥当なところも思い浮かびませんが)
http://techon.nikkeibp.co.jp/article/COLUMN/20140116/327895/?ST=SCR
↑検索を掛けると、記事の趣旨は異なりますが、こちらにも同様に富士通の名前が出てきているようです。
これによると、”ソニーが富士通三重工場にプロセス移植した”とありますね。
全く余談ですが、経済誌としては日経ビジネスの方が上の様ですが、ことデジカメやイメージセンサ関連の記事となると東洋経済の方がよく見かけるような気がします(←当方双方とも購読していませんので適当なことを言っているかもしれません)。
東洋経済は電機もしくは半導体関係に強いのでしょうか?
いずれにしても私のネットの徘徊ルート(^^;)に今回入れようと思いました。
話を戻すと、その後富士通の三重工場は分社され↓
http://jp.fujitsu.com/group/fsl/release/20141201.html
更に、資本の一部にUMCが入った↓という状況でしょうか?
http://eetimes.jp/ee/articles/1408/29/news107.html
UMC(台湾)が一部資本に入っただけでも、ソニー的にはNGなんでしょうか。
現在も富士通でソニーのCMOSセンサを製造しているのか、どうなんでしょうね。
長くなりそうなのでいったんここで切ります。
うまい返信のつけ方が(サイト管理者でありながら^^;)よくわからなかったので、続きを新規コメントとして続けさせていただきます。
>コスト面では一括露光の問題よりも、ADCおよびデジタルのI/Oが無いなら、
(1)フロントエンドで装置を更新する必要が無く、装置償却コストが少額で済む。
(2)デジタル系トランジスタが不要で、Dual gate oxideプロセスを使う必要は無く、Single gate oxideプロセスで製造可能。
が大きいと思います。
なるほど!
>イメージセンサ画素部のトランジスタは、ケータイ用でも2.7V以上ですから、デジタル系が無ければ、トランジスタルールは350nm以前のもので、過去10年以上、装置を更新しなくてもフロントエンドを処理することが出来るという話になります。これは大変、大きな値になると思います。
そうですよね。最先端のプロセスを開発し続けていた企業(例えばintel)であれば0.35umルールは15年以上前に開発量産されていますよね。
そして装置の原価償却(←これの本質的に意味するところ、及び具体的な計算の仕方は私全くわかっておりませんが^^;)は、一括露光か否かやdualGateかどうかという話とは別に、確実にコストに効く話としてあるので、おっしゃる通り大きいですよね。
>DualとSingleの問題は、イメージセンサ特有の問題で、厚膜と薄膜の作り分けの問題だけでなく、デジタル系が90nm以降であれば、ストレインとノンストレイントランジスタの作り分け、
今回のお話で一番驚いたのがここです。
この”ストレインとノンストレイン”というのは、MOSのチャネル部のいわゆる”ひずみシリコンを使ってキャリアの移動度を※×△□○”うんぬんかんぬん(^^;)という様なプロセス技術(デバイス技術?)のお話ですか?
だとしたら、私はその手の話はまだ先端CPUとかの話で、イメージセンサとは関係無い話かと思っておりました。90nmの半導体プロセスはもうそんな世界の話なのですね。
>場合によってはサリサイドとノンサリサイドの作り分けが絡んできますので、
こちらは私の感覚では90nmプロセスであればもう確実にサリサイド形成が必要な世代な気がしますので、イメージセンサとしては作り分けが必要そうですね。
>マスク枚数で圧倒的な差があると思います。多分、5~6枚の差では済まないはずです。
いちいち納得です(^^;)
一括露光とdualGate(というか電源電圧の異なるトランジスタの作り分け)どちらもコストに効くが、あえてどちらがより効くか?と問われれば、私もこのお話を聞いた後では”DualGateの方”と回答します。
このやりとりをさせていただいて、妙に最先端プロセスの勉強を表面上だけでも(^^;)したくなってきました。
何かロートルさんお勧めの教科書みたいなのはないでしょうか?
(しかしこの手の本、本当にお高いんですよね^^;いつもそれで尻込みしてしまいます・・・)
>ホットキャリア起因のものは、最近のデジタル系が1V前後で、動かしていること、
↑これは1Vで掛かってる電界が小さいからホットキャリアは発生しづらいだろうという意味でしょうか?
>各社ガード構造等で何らかの対応をしており、
今回のお話の中で私が最も興味を引かれたのはここです。
これは”何に対する”ガード構造なのでしょうか?
ホットキャリアに対する?それともデジタル回路に由来する高速クロック起因のノイズ等に対する?
また、そのどちらに対するものだとしても、”何らかの対応”が全く私はイメージできないのですが、具体的な例として例えばどんな構造が考えられるのでしょうか?
↑実際に使われているかどうかはともかく、どんな構造かイメージしたいのでここで記載してよい内容であれば教えていただけますでしょうか?
以上お時間あるときに負担にならない範囲でお願い致します。
> hoge さん
丁寧な解説をありがとうございます。
返事が遅くなり申し訳ありません。
この記事の他のコメントも含めて理解できるように頑張ります。
管理人様
私自身もこの記事を見た時、驚きました。ビジネスモデルを想像出来なかったからです。積層構造にしろ、裏面入射構造にしろ、工程後半にロジックプロセスには無い工程が存在して、全工程を処理しようとすると、富士通はそれに対応する設備投資を強いられます。
ところが、ファンドリーの変更などで、注文が止まってしまった場合は遊休設備を発生させることになります。少なくとも、全工程は処理していないんじゃないか、と考えました。
ところが、ライン分割を考えると、これも変です。積層構造で下のロジック側ウエハを三重工場で作り、テストして貼りあわせ工程に送ることを考えます。この場合、プローブの針跡が付いた状態で貼り合わせが出来るのか、という疑問が残ります。積層構造にしても、単純な裏面入射構造にしても、全て作り終わった後でなければ、テスト出来ないような気がします。
結局、不良チップに対する原因がどちら側にあるのか、分からなくなります。
表面入射型に限定した話なのか、これも難しいと思いました。ソニーの元になった基幹プロセスは、IBM系のコモンプラットフォームのはずで、富士通は巷の噂によればTSMCコンパチだと聞きます。Low-Kの材料が異なっている可能性があり、光学特性をどのように合わせるのかと思いました。導光路構造は使っていると思いますが、互換性を取ることは簡単ではないと思います。
今も、どんな製造委託なのか、想像しかねています。
管理人様
参考までに、減価償却を考える際の目安となる資料を送っておきます。45nmロジックラインを新設し、装置を5年償却したケースです。
http://www.semiconductorjapan.net/serial/lesson/23.html
イメージャーの場合はロジックから少しズレますが、傾向は同じと見てよいでしょう。
完全な新設ラインなら、初年度、製造原価の80%位は装置の償却費です。償却費単独で見ると、5年後には1/10以下に低下します。10年以上、同じ装置を使用出来るのであれば、夢のような話です。
但し、そうは問屋が卸さないのは、プロセス世代を進ませることによる、原価低減との比較があるからです。ロジックプロセスは21世紀に入ってからも、2年に1世代進めるペースを保ってきました。つまり、同じ回路規模なら、最新ルールを使った場合、チップ面積は2年で半分になり、4年で1/4になるということです。
表を見る限り、古い装置を使い続けた場合と最新プロセスを更新していった場合で、原価はほぼ同一になるという結果になります。但し、これは同じ回路規模と言うだけで、速度等、特性面を考えれば、最新装置で作った方が有利と言う結論になります。
最新装置で作る場合、製造コストは同一で、特性面は向上するとロジックやメモリー等、単純にムーアに法則が成り立つ半導体製品は、競争上、装置を更新しながらビジネス展開する理由がここにあります。
しかし、イメージャーのようにサイズシュリンクがイコール特性向上にならない製品に関しては、最新製造装置の適用は自殺行為にもなりかねません。ADCの速度向上等、世代を進めて行くことに意義はあります。しかし、ロジックのようにダイレクトに性能に効くものでもありません。現在、イメージャープロセスの現状は、最新プロセスから2世代半(つまり5年程)遅らせたレトロプロセスで作っているのが実情だと思います。TSMC(多分、Samsungも)等、海外勢はこの当たり、明確なロードマップでビジネスに臨んでいると思います。
この位のタイムラグで量産を開始すると、表の5年目くらいが目安になりますから、コストはそこそこ、ADC速度等、性能も順次向上いていく、ということになります。
もちろん、カラーフィルター工程等、ロジック製品で装置の償却は出来ず、イメージャー自身で償却しなければならない物もありますが、量産スタートラインを表の右側に持っていけることはメリットがあります。
問題は日本勢で、新規ラインを敷いた時、最初に作るべきロジック製品を持っていないということで、5年後に製品切り替えという技が出来ないことです。最初から、イメージャーで戦おうとすると、海外勢とのコスト比較で不利があり、新規ラインを敷いた会社は相応の出血があったのでは、と勘繰っています。
基幹プロセスのライセンスの問題(TSMCならプロセス開発費)も大きいはずで、装置の償却同様、どの製品で回収するのか、が問題になって来ます。海外勢は粗方、ロジック製品でオーバーヘッドを償却し、負担が軽くなった状態でイメージャー用にアレンジしているはずです。
鶴岡の話しを聞いた時も、中古のラインであると同時に旧NECの40nmプロセスの入手が関係しているのかな、と思いました。(45nmプロセスのライセンスを既に受けていたか、どうかは知りませんが)
現在、世代を進める為に新規投資をするということは、極めてギャンブル性の高い行為なので、70Dが出た時、これはどういう事なのかな?と思いました。
ずいぶん熱い議論に発展していて、興味深く見ています。キヤノン自身が「自社開発・自社生産」とホームページで明記している以上、よほどの根拠がないかぎり信じるべきでしょう。50Mと聞くと驚きますが、APS-Cの24Mより少し大きい程度の画素サイズなので、他社に生産を頼まないといけないほどではないと思います。
キヤノンの方針として重要な部品は自社で作る、ということがあるように思います。今時自社製品のためだけに半導体の生産ラインを持っているのはキヤノンだけでしょう。(シグマは自社専用センサーですが、設計のみで生産は委託。)
hmbさん お久しぶりです。
>キヤノン自身が「自社開発・自社生産」とホームページで明記している以上、よほどの根拠がないかぎり信じるべきでしょう。
個人的にはこのblogエントリの通り、5Ds搭載センサはキヤノン自社製だと思っています。
ただ、”もし70D搭載センサで2世代の配線プロセス進化が必要であった場合”という仮定の元ではロートルさんのおっしゃっていることは筋が通っていると思いますし、
そこから話が広がって、私が今まで知らなかったことを色々とここでロートルさんに教わることができていることが、今となってはセンサがどこ製か?の真実よりも重要に感じています。
blogを書いて自己満足も良いのですが、そこで新たな情報を頂けるのならそれは一石二鳥ということでご理解ください(^^;)
>今時自社製品のためだけに半導体の生産ラインを持っているのはキヤノンだけでしょう。
ソニーやintelなんかはどうなんでしょう。
ファウンダリー事業を展開しているのかもしれませんが、事実上ほとんど自社製品製造でFabが埋まっていたりしないのでしょうか?
まあ垂直統合型の半導体ビジネスモデルが現状化石の様な存在だという感覚に異論はありませんが(^^;)
attyan☆さんとhogeさんが回答している通り、アナログ出力は
利点:センサーの製造コストが安い。
欠点:ノイズが多い。スピードが遅い。
です。このために今ではアナログ出力を採用しているのはキヤノンのみとなりました。
キヤノンは何らかの技術でノイズを減らしているのでしょう。何をしているかは分かりませんが、ニコンと比べて遜色の無い画質だと思います。DIGICが優秀なのかな?
スピードについては、今回出力を2倍に増やすという力技で来ました。AD変換機の数が倍になるので、低コストとは言い難くなってきますが、40万円のカメラならありでしょう。
キヤノンは、CP+2015で5年ぶりに120M画素センサーを展示しました。画素数やフレームレートは変わっていませんが、以前はセンサー短辺のみからだった出力配線が今回は全周に変更されています。
新しい24.2M画素センサーと同じ工程での製造でしょうか。
>キヤノンは、CP+2015で5年ぶりに120M画素センサーを展示しました。画素数やフレームレートは変わっていませんが、以前はセンサー短辺のみからだった出力配線が今回は全周に変更されています。
>新しい24.2M画素センサーと同じ工程での製造でしょうか。
写真探してみてみました。本当ですね。
情報ありがとうございます。
今にして思うと、5年前に1.2億画素で9.5駒/secは脅威的ですね。
当時のDSLR最高連写スピードのトップクラスですね(キヤノンの1Dmark4が’09年発売で1600万画素で10fpsですね)。
そしてそれを短辺のみの100本未満と思われるピン数で実現していたことも、他社センサと比べると脅威的な部分に感じます。
ただ5年間の目に見える変化として切り出し機能の追加だけというのは少し寂しい気がします(正確には昨年11月のinterBeeでも同じと思われるものを展示していましたが)。
今や5年前と異なりNHKとForzaSiliconが1.3億画素60fpsのセンサ開発をしてしまいました(出力信号品質がどちらが良いのかはもちろん不明ですが)。
もしも新しい24M画素センサと同じ技術(?)で作り直したのならば、”その点も特性値としてしっかりアピールすれば良いのに”と思ってしまいます。
”次世代放送カメラ用”という明確なセンサ適用アプリ(?)があったNHKと異なり、キヤノンには1.2億画素センサの用途が恐らく今もって不明瞭なため、有限な開発リソースをこのセンサのブラッシュアップに使えなかったのだろうとは推測しますが、
もし5年前から地道に改良を続けて、フレームレートがせめて24pにまで引き上げられていれば、
NHKの1.3億画素センサと異なりセンササイズもAPS-H程度に収まっているので、交換レンズ資産としてsuper35mm用のものも使用可能なので、何かの動画用途にも使える分野が出てきていたかもしれないのに・・・などとふと思ってしまいます。
自社製品のためだけに半導体の生産ラインを持っている、というと確かにIntelはその最たる例ですね。もっともそのIntelですら自社製品だけではFabのキャパシティを埋められなくなりつつあるようで、今後はファウンダリビジネスにも力を入れていく方針ではありますが、最先端プロセスのFabがIntelの強さの源であることに疑いの余地はないでしょう。
一方で創業者が“Real men have fabs.”と言っていたAMDはFabを分社化してしまいましたが……
> 垂直統合型の半導体ビジネスモデルが現状化石の様な存在
確かに一時期はこれからはファウンダリモデルだと言われていたんですが、近年ではファウンダリモデルの限界が見えてきたりしてやっぱり設計と製造が緊密に連携する必要がある(→バーチャルIDM)という感じになっているとかなんとか?
>確かに一時期はこれからはファウンダリモデルだと言われていたんですが、近年ではファウンダリモデルの限界が見えてきたりしてやっぱり設計と製造が緊密に連携する必要がある(→バーチャルIDM)という感じになっているとかなんとか?
”バーチャルIDM”・・・私は初めて聞く言葉でしたので検索してみました。
https://www.semiconportal.com/archive/editorial/conference/preview/140513-umc.html
↑検索して一番上に出てきた上記ページを読んだだけですが、(上記ページに書かれていることが正しいのであれば)何となくニュアンスは理解することが出来ました。
このバーチャルIDMの動きとキヤノンの半導体部門の動きがリンクしているのかは微妙なところ(^^;)と思いますが、しかし今後”こういう考え方もあるんだな”という目で、半導体の世界(?)を眺めるようにしようと思います。
ありがとうございました。
説明の仕方が悪かったかもしれませんが、Intelやソニーは半導体チップを売って最終製品を作るのはLenovoだったりAppleだったりするわけですが、キヤノンの場合は自社で生産した半導体を他社に売らずに、全数を自社製品に使っているというのが珍しい点です。
30年前なら普通のことでしょうが、半導体製造装置が高価になった最近では、キヤノンくらいしか思い当たりません。
>説明の仕方が悪かったかもしれませんが、Intelやソニーは半導体チップを売って最終製品を作るのはLenovoだったりAppleだったりするわけですが、
そういう意味ということですね。了解しました。
仕事に追われているときに楽しそうな話が、、、^^;
技術的なところよりも、出てくる画がどうであるかに一番の興味がある私としては、内製かどうかよりも出力にどのような変化があるのかに興味があります。キヤノンのカメラの良いところは色の豊かさにあると思っているので、それが損なわれないようにしていただきたいな、と。
前にも書いたと思うのですが、ソニーのセンサーは綺麗なのですが、何かこう、いろんなところで平滑化されたような画が出てくるので好みと違ってきます。この辺は、良い悪いではなく、好き嫌いで論じられるべき部分なので、個人的な主張は脇に置いておきます。
時期的にいろいろな製品が発表されていますが、小手先でない、基本的な部分でしっかりやってほしいですね。
とりあえずのコメントですが。^^;
>仕事に追われているときに楽しそうな話が、、、^^;
凄く大きな仕事の山を登られている感じですね。もしや一山は超えたがすぐにふた山目が来てしまったという仕事の山が連なっている状態でしょうか(^^;)
>技術的なところよりも、出てくる画がどうであるかに一番の興味がある私としては、内製かどうかよりも出力にどのような変化があるのかに興味があります。
この50Mセンサ搭載カメラは果たして出力に変化があるでしょうか。
もう少しサンプルが出揃ったり、実際にカメラが発売されたりして、toshiさんや周囲の方が使われたりしたら、どこかで感想を伺ってみたいです。
>時期的にいろいろな製品が発表されていますが、小手先でない、基本的な部分でしっかりやってほしいですね。
まだこれからどうもNikonとソニーは新しいカメラの発表がありそうな雰囲気ですね。
どうですか?toshiさん的にこのCP+前後で、琴線にひっかかったカメラ関係の話はありましたでしょうか?
いつも面白く読ませていただいています。
オリンパスはどこかの展示会でマーク2のセンサーは新型とコメントしてたのでソニー製かパナソニック製か気になりますね!
>いつも面白く読ませていただいています。
ありがとうございます。
まささん、初めまして。今後ともよろしくお願いします。
>オリンパスはどこかの展示会でマーク2のセンサーは新型とコメントしてたのでソニー製かパナソニック製か気になりますね!
そうなんですね。私はE-M5マーク2のimagerは前機種同等センサかなと思っていたのですが・・・
カメラの連写スピードがアップしているようですので、確かにセンサ改変の可能性もあるとは思うのですが、今作り直したのだとしたら、撮像面位相差AF非搭載は不自然だなと。
製造メーカーについては、フォーサーズセンサの過去機種の画素数の傾向からすると、ソニー製のままという線が濃厚なのかなと感じています。
もし何か情報ありましたら教えてください。全く好奇心の世界ですが(^^;)
ブログ内検索
カウンター
最新コメント
カテゴリー
カレンダー
最新記事
最古記事
プロフィール