忍者ブログ

Imager マニア

デジカメ / デジタルビデオカメラ / スマホ用の撮像素子(イメージセンサ/imager/CMOSセンサ)について、マニアな情報や私見を徒然なるままに述べるBlogです(^^;)

[PR]

×

[PR]上記の広告は3ヶ月以上新規記事投稿のないブログに表示されています。新しい記事を書く事で広告が消えます。

NHK技研公開2012 ('12/05/27) ~高速読み出し撮像素子用立体構造トランジスタ



 随分と時間が経ってしまいましたが、去る5/27、NHK技研公開に行って来ました。
(NHK技研公開とは、毎年年一回この時期にNHK技術研究所が一般向けに研究成果を公開する場です。
NHK技研にて行われます。ちなみにNHK技研は用賀のあたりにあります。詳しくは以下
http://www.nhk.or.jp/strl/open2012/html/tenji/index.html)
ネットで随所に8K4K用センサの話は載っていると思いますので、イメージャーマニアとしては、その更に次世代用として気になる技術についてblogに残しておこうと思います。


 技研公開には初めて行ったのですが、実機展示があるものと、次世代用研究成果報告としてポスター展示のみのものと二通りあるようです。
 今回写真にあげているのは実機展示のないポスター展示のものの方です。
実機がないのでちょっと地味で、かつupするのに解像度落としてしまったので文字が読みにくくすみません。

 タイトルは
”画素並列信号処理3次元構造撮像デバイス ~超高精細・高フレームレートカメラの実現に向けて”
 となっています。
しかし、今回の報告はぶっちゃけて言うとまだそんなデバイスは出来ておらず、その前前段階くらいの”3次元構造の信号処理回路用のトランジスタ単体の試作及び特性確認ができました”というものでした。

 少し話を戻して、NHK技研の言う”超高精細・高フレームレート”というのはどのくらいのもののことを言っているのかというと、展示員の方との話ではどうやら”8K4K以上/120fps以上”をイメージしているようでした。
 ”8K4K/120fpsのイメージャーはなんとか試作できたものの、その更に先を見た場合にもう現行の”列並列読み出しは限界だ”
 というところから、このポスター展示の研究はスタートしているそうです。

 ”列並列読み出し”が限界なら、どうするのかというと、”画素並列読み出し”しかない! ということのようです。
 つまり、現行のCMOSイメージャー(=撮像素子/センサ)は、同じ列にある画素信号データを同じ読み出し回路を用いて時分割して読み出しているのが一般的ですが、それで画素数及びフレームレートを上げていくと、1画素の信号を読むために充てられる時間が1uSecとかそういうオーダーの時間しか割り振れなくなってしまいます。
それでは十分な信号の質(≒画質)を保ったまま読み出すには不十分な時間になってしまいます。
 だから”列で読み出し回路を共有させずに、画素ごとに読み出し回路を3次元方向=センサの基板深さ方向に個別に作って全画素同時読み出しをしてしまおう!”
  というところまでが、写真のパネルの左上”はじめに”で主張していることです。


 その心意気や良し! しかしどうやって!?

従来シリコン表面上に作成していたトランジスタを、イメージ的には入力をシリコン表面から入れ、その出力をシリコン基板の裏面へ出せることが出来るようにして、
画素信号処理に必要な回路を形成可能なトランジスタ数を確保できる面積になるまでひたすらシリコン基板を縦方向に張り合わせていく・・・・・・

 なんて豪奢で男前な発想・・・脱帽です(^^;)

 画素ピッチは数um□のセンサをイメージしているみたいです。
そして、その画素面積の中に、信号処理用のADC(analog-digital converter)まで仕込む算段だそうです。
 聞く限り私の感覚では、上記回路規模を上記面積内に作りこもうとした場合、1回シリコンを張り合わせたくらいでは実現できそうにありません。

 ソニーを始め、既に裏面照射型のイメージセンサは複数の会社で実用化済みです。
彼らも同様にシリコン同士の貼りあわせ面で画素毎に最低一箇所は電気的導通を確保しなければならないので、もしかしたらその様な貼り合わせ技術は既に障壁はほとんどないのかもしれません。

 しかし上記裏面照射センサですら、恐らく歩留まり低下や製造工程数増のため表面照射型センサよりもコスト高が叫ばれています。
 その様な貼り合わせ作業を更に複数回繰り返してイメージセンサを製造する・・・
正に研究、正にNHK
民間企業にはなかなか出来ないコスト度外視、量産度外視の発想。でもこういう民間企業が手を出しにくい研究が出来るのも公共機関(?)の義務でもあるような気がするので、おおいにやってもらった方が良いのかもしれません。


 ちなみに話が個人的所感に逸れてしまいましたが、写真のパネルでの報告では、上記
”3次元構造トランジスタ単体の入出力特性が、従来表面型(?)のトランジスタ単体特性と等しいものが出せるところまでは試作をして確認できました”
 というものでした。

 最後に展示員の方に「いつ頃実用化とかそういう計画はあるのですか?」と質問したところ
「こういう研究ですから10年後にどうなっているか・・・」
(↑色んな意味で成功しているのか不成功なのかで全く動向が変化するので我々にも予測不能ですという様なニュアンスでした)

 個人的には面白いと思うので、是非とも実用化してもらいたいので「来年の報告を楽しみにしています。がんばってください」と、第三者の気楽さで返答してしまいました(^^;)。
 という訳で来年も見学させてもらおうかなと思っています。


ps こんな硬い内容のレポートも多い中、何故かこのNHK技研公開という場には家族子供連れが多数見られます。
不思議

ps2 研究員が技研公開を案内してれるツアー(1時間程度)があるので参加してみました。
が、あたった研究員がハズレだったのか今ひとつ。次回以降は、このツアーには参加する必要はないなと思いました。←自分向けの備忘録として(^^;)

拍手[1回]

PR

コメント

お名前
タイトル
文字色
メールアドレス
URL
コメント
パスワード Vodafone絵文字 i-mode絵文字 Ezweb絵文字

アライメント精度に対する世代別の感覚

このNHKの提唱する積層構造について、私も2~3年、見てました。冷ややかな目で見るものではない、と自分に言い聞かせて。

マイクロバンプ的な接着構造もさることながら、話のキーは貼り合わせるウエハー間のアライメントですから、NHKに協力しているアライナーの会社はどこなんだろう?という興味は持ちました。

surface to backの反射光で位置検出して、最終的にwafer to waferのアライメント、更にそれを繰り返すのですから、難易度は容易に予想できます。位置検出光はSiに対して、透明でなくではならず、今でも赤外線でしょうか?長波長しか使えないなら、これも不利かな、と感じます。

ただ、こんな順序で物を考えていたら、頭が老化している証拠なんでしょう。ウエハとマスクのアライメント精度が過去に、どんな推移をしたのか、思い起こすのは価値があります。

必要なら出現するのか、というのが最近のダブルパターン用のアライナーで、アライメント精度は数nmのレベルまで到達しています。
オジサン技術者が数年、ぼんやりしていると、数字が1桁、間違っているんじゃないか、と勘違いするようなレベルです。

若い技術者だと、このレベルの精度を当然視しますから、人間化石と一緒に仕事をしているような感じになるんでしょうね。

未来を冷ややかに見る人間は、最後に、自分自身が冷ややかに見られるようになるという話かもしれません。このサイトに来られる方は、いつまでも少年の心を持ち続けましょう。

ブログ内検索

カウンター

最新コメント

[03/28 hoge]
[03/26 hi-low]
[03/22 山川]
[03/18 hoge]
[03/08 hi-low]
[03/04 hoge]
[02/26 山川]
[02/26 山川]
[02/19 hoge]
[02/18 山川]
[02/05 hoge]
[02/05 hi-low]
[01/29 通りすがりです]
[01/28 FT]
[01/23 hi-low]

カレンダー

03 2024/04 05
S M T W T F S
1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 29 30

バーコード

プロフィール

HN:
imagerマニア
性別:
非公開