デジカメ / デジタルビデオカメラ / スマホ用の撮像素子(イメージセンサ/imager/CMOSセンサ)について、マニアな情報や私見を徒然なるままに述べるBlogです(^^;)
[PR]上記の広告は3ヶ月以上新規記事投稿のないブログに表示されています。新しい記事を書く事で広告が消えます。
先週に続き、ISSCCネタです。
そして先週と同様、こちらのblogを読んでみました。
(ちなみに以前はこんな感じで一般向けWeb媒体であるデジカメwatchでも、ISSCCネタを取り扱っていたのに、今では割と専門誌である日経エレクトロニクスでさえ、一般的なイメージセンサの扱いはこんな程度で終わらされていて寂しい限りです--;。もう一般的なイメージャーは注目されず、今回のISSCCはテーマ通りIoTやビッグデータ向けの技術に大きな注目が集まっていた様です)
さて、冒頭リンク先のblogでの順番で行けば、NHK(ForzaSilicon)の133Mピクセル120fpsセンサなのですが、
さらっと目を通す限り、2013年のIISWにてForzaが発表した内容以上のことが(少なくとも上記リンク先のblog記事からは)読み取れませんでした。
ですので、それをもう一度ここで書くのはつまらないので、NHKセンサの件はスルーすることにして、今回は次のSamsungの件を採り挙げてみたいと思います。
ちなみに、このSamsungのISSCCの発表タイトルは以下となっています。
”A 45.5μW 15fps Always-On CMOS Image Sensor for Mobile and Wearable Devices”
[1回]
管理人様
ISSCC 2015の該当論文の目次を見てみました。中味は当然、わかりませんが、気になったのは、投稿母体が、Samsung Electronicsではなく、Samsung Advanced Institute of Technologyとなっていたことです。どんな機構なのか、一応、ホームページを調べてみました。
本題の前に先に、管理人さんの疑問に対し、書いておきます。
＞ 古典的な(classical)PPD(←文脈からはフォトダイオードっぽいですが、PPDとは厳密には？)
PPD ; Pinned Photo Diodeの略だと思います。電荷を転送すると、完全転送されて、完全空乏化するタイプのフォトダイオード表現した記号のはずです。転送後はポテンシャル的にピン留めされたような状態になるので、英語圏でこのような表現をしているのだと思います。
＞ 画素の転送トランジスタをONっぱなしで駆動すれば、ほぼ間違い無く低性能(≒高ノイズ)になるのは理解できるのですが、それでどうして0.9Vで駆動できるのかは？←個人的に謎です。飽和信号などほとんど取れないことになるのでは？
一応、こうではないか、という動作のモデルは考えましたが、書き込むのはやめておきます。実際に文献を読んだ人が解説すれば、解決する問題ですから。
で、本題のSamsung Advanced Institute of Technologyですが、ホームページは直ぐ見つかりました。
http://www.sait.samsung.co.kr/saithome/Main.do?method=main&pageKind=01
確かに、この組織の中にAdvanced Sensorという部門も有り、先行技術の研究開発も行っているようです。ならば、研究部門を本社から切り離して、別組織にしただけではないか、と考えていいような気がしますが、複雑なのは、イメージセンサの研究部門として、この組織とは別にイスラエルに研究所を持っている点です。
http://www.bloomberg.com/research/stocks/private/snapshot.asp?privcapId=5035089
こちらの研究所は以前、Transchipという会社を買収して下部組織に変えたはずです。
http://www.globes.co.il/en/article-1000187476
こちらも、まだ有るはずなので、要は、イメージセンサの研究所が、現在、２本立てになっているようです。
Samsungの技術方向を推測する場合、川上が２か所あると、幻惑される可能性もあるので、論文等を見る時は、どの組織が寄稿しているのか、確認する方が良さそうです。
とても興味深いblogですね。
ためになる情報ありがとうございます。
CISは素人なのですがLSI設計は専門なので、論文読んで少しお返しを。
PSモード（ノーマル）が640*480*30fps、12bit
AOモード（省電力）が320*240*30fps、8bit
となっています。
回路を組み替えるというのは、PSモードでは1列毎にSS（Single-slope、積分）ADCとして使用し、AOモードでは2列分の容量とコンパレータを組み替えてSAR（逐次比較）として使用しています。
SARに組み替えるのは、一番変換あたりの消費電力が少ないのがSARだからだと思います。
SS-ADCは高速なクロックが必要なので消費電力が大きいです。
12bitのSS-ADCには1変換に2^12=4096クロック必要ですが、SARなら12クロック。その上解像度の差によって変換回数が1/4なので1/1000のオーダーで周波数を下げられます。
AOモードのSARでは500kHzで動作させているようです。
ちなみに論文では電力は50x改善とあるので、500倍とあるのは50倍の間違いだと思います。
＞glassticさん
初めまして。有益な情報ありがとうございます。
今後ともよろしくお願いします。
>CISは素人なのですがLSI設計は専門なので、論文読んで少しお返しを。
私の読みにくい日本語の文章を読まれているので、まず日本人の方だとご推察しますが、
もし日本国内でLSI設計を専門にお仕事されているとすれば、今や日本にとって大変希少な人材の方ですね。
日本代表を押し付けるつもりはありませんが(^^;)、是非本職の方で日本の存在感を示し続けられる様、ご健闘ご活躍を勝手に期待させて頂きます(^^)
>PSモード（ノーマル）が640*480*30fps、12bit
>AOモード（省電力）が320*240*30fps、8bit
AOモードはともかく、ノーマルモード時の解像度は、私が勝手に思い込んでいたものよりも遥かに低解像度でした。
これはこのままでは、スマホに搭載出来るものではありませんね。
スマートwatchみたいなものへの搭載を考えているのか、それとも今後画素数upを考えているが、まずはISSCC向けに(？)低解像度版を試作してみたというところなのか・・・
もしノーマルモードにもう少し解像度を求めてしまった場合、回路を隣接列から組みかえる都合上AOモードも道連れに画素数アップしてしまうと、45μWの数字も少々割り引いて考える必要がありそうですね。
>回路を組み替えるというのは、PSモードでは1列毎にSS（Single-slope、積分）ADCとして使用し、AOモードでは2列分の容量とコンパレータを組み替えてSAR（逐次比較）として使用しています。
そうですか！
謎の一つが解けました。ノーマルモードとAOモードの列AD方式をわざわざ変更しているのですね。
>SARに組み替えるのは、一番変換あたりの消費電力が少ないのがSARだからだと思います。
>SS-ADCは高速なクロックが必要なので消費電力が大きいです。
教えて頂いて気づいたのですが、確かに高速クロックの充放電や貫通電流のことを考えるとSARの方が変換あたりの消費電力が(同じ電源電圧であれば)小さいですよね。
すると新たな個人的な疑問が二つほど。
①何故このSamsungセンサは最初からノーマルモードも逐次比較型ADを採用する思想で設計しなかったのか？
↑わざわざ回路組みかえるよりも、同じAD方式でbit数変更する方が合理的だと思うのですが？ただこれをすると、この論文の(オリジナルの引用blog元の)評価ポイントが一つ減ってしまうのですが(^^;)
②世の中のスマホカメラやデジカメ用の撮像素子には、SS積分型ADを採用するメーカーの方が逐次比較型の列ADCを採用するメーカーの方が多そう(少なくとも金額シェアNo.1のソニーは、各種発表内容から明らかに初期からずっとSS積分型AD)だが、それは何故か？
↑AD方式の関係上、同じクロック周波数で駆動すれば、消費電力だけで無く、変換スピードの点でも逐次比較型の方が優位なのは明らか。あとはSS型の方が列あたりの回路構成は必要な容量が少ないでしょうからレイアウト面積は有利というのはありそうですが、果たしてその理由だけでSS型が支持されるのか？
やはり普通に考えると、画質の点でSS型の方が実用上優位にあると(本件のSamsungのわざわざの回路切り替え構成を見ても)考えるべきかなと思うのですが、そうだとするとどういうところが実用上SS型の方が優位なのでしょうか？
SS積分型ADCが恐らく事実上イメージセンサにしか用いられないAD方式なためか、世の中のネット文献で”逐次比較と⊿Σのどちらを選ぶべきか？”という様な考察は見受けられるのですが、”SS積分型vs逐次比較型”という様な考察を見つけることが出来ないでいます。
いや、申し訳ありません。glassticさんを問い詰めている意図は無く、私の頭の中の整理のためにも、疑問をここに文章で書かせて頂きました(^^;)
回りくどい文章で読みにくいと思いますが、今後もお付き合いいただければ幸いです。
ps LSI設計専門の方にとってのimager分野は、普通に考えると”半導体の亜流(邪道？^^;)分野”ということになるのでは？と思いますが、少なからずglassticさんがimagerに興味をお持ちなのは、どういったところからなのでしょうか？
個人的な(カメラ等の)趣味からなのでしょうか？それとも現状日本メーカーのシェアが高いデジタル製品(半導体製品)がカメラ(撮像素子)だからという様なことからなのでしょうか？
(単純に技術者として広範囲な分野に興味をひかれるというのもありそうでしょうか)
解像度が低いのは、5mm*5mmというチップサイズの問題ですね。
これはシャトルサービス（相乗り試作）でよく使うサイズです。
プロセスも110nmなので、技術デモ用の試作でしょう。
画素も5um*5umと相当に大きいサイズです。
商品でノーマルモードがもっと高解像度になったら、1/4に間引くのではなく、1/16とか1/64とか色々とやりようはあると思います。
まずは、CISで積分ADCを採用する理由ですが、書かれている通りレイアウト面積でしょう。 モバイル向けだと画素サイズが1～2umなので、ADCも幅1～2umで作成する必要があります。
これを実現できるのは、今のところ積分ADCだけです。
もっと画素が大きなセンサーでは、SARの物も商品化されています。
なぜ今回のセンサは初めからSARではないのかというのは、ちょっと説明が難しいです。
この論文のインパクトとしては、3.3Vの通常時の性能/面積に影響を与えず、0.9V動作のセンサ+読み出し回路を実現したことがあります。
画素が5um*5umとありますので、今回のサイズなら最初からSARでも行けそうです。
しかし、商品化するときにはもっと小さいサイズの画素なので、積分ADCで行く必要があります。
ですので、PSモードは商品化を想定した回路構成にして、AOモードではその部品をうまく利用して、回路追加なしで省電力を実現しているのでしょう。
ちなみに、CISは亜流どころかかなり大きな分野だと思いますよ。
ISSCCでもDisplayと共同とは言えSession1個分用意されてます。
私はカメラが趣味というわけではないのですが、技術情報を見て回のが好きなので、こういうデバイスの話が載ってるblogはとても興味深いです。
＞glassticさん
時間が空いてしまったので、もう読まれていないかもしれませんが、
返信&ご教示ありがとうございます。
>解像度が低いのは、5mm*5mmというチップサイズの問題ですね。
>これはシャトルサービス（相乗り試作）でよく使うサイズです。
なるほど。そういう業界フォーマットみたいなものがあるのですね。
確かに自前で設備を持たない、お金もなさそうな学術機関には、その手のサービス(？)が無いと実際の試作まではやれなさそうですものね。
>画素も5um*5umと相当に大きいサイズです。
そうなのですね。
>商品でノーマルモードがもっと高解像度になったら、1/4に間引くのではなく、1/16とか1/64とか色々とやりようはあると思います。
回路をどう組み替えるのかわかっていないのでなんなのですが、確かに4列や8列でも、回路の組み換えが容易な構成であれば、低消費電力優先でそういうやりようがありそうですね。
ただ何となく、レイアウト的にせいぜい4列くらいがいいところで、8列くらいになると結構無理がありそうなイメージもしますが・・・
>まずは、CISで積分ADCを採用する理由ですが、書かれている通りレイアウト面積でしょう。
なんらかの理由による画質が積分ADCの方が良いという訳ではなく、やはり決定打はレイアウト面積の差なんですね。
>これを実現できるのは、今のところ積分ADCだけです。
>もっと画素が大きなセンサーでは、SARの物も商品化されています。
もし良ければ拙blogのエントリNo.69あたりを見ていただきたいのですが、
十中八九、Nikon1のミラーレスカメラ搭載のAptina製センサは今までは逐次比較方ADだと思われます。
Nikon1の画素ピッチはnikonn1 J4でおおよそ2.5um□前後だと思われます。
glassticさん的には、上記画素ピッチは”もっと画素が大きなセンサ”の部類でしょうか？
何を言いたいのかといいますと、
今まで私は”Aptina製(今では厳密にはOnSemi製ですが)センサのオンチップAD方式は、スマホ用だろうがなんだろうが、みなSARだ”と、勝手に思い込んでいました。
(↑センサの開発効率の点から、同じ会社でSARと積分型ADCを双方取り組むのは非効率だろうからという先入観からで、それ以外に上記の様に考える根拠は一切ありません)
で、glassticさんの書き込みを読んで、”あ、もしかしてAptina製センサでもスマホ用(例えば1.12umや1.4um□といった画素ピッチ)のセンサは積分型ADCだったのかな？”と、勝手に(^^;)意外に感じたからです。
やはり、Aptina製であってもスマホ用は積分型ADC搭載センサであると考えるべきでしょうか？
>画素が5um*5umとありますので、今回のサイズなら最初からSARでも行けそうです。
>しかし、商品化するときにはもっと小さいサイズの画素なので、積分ADCで行く必要があります。
>ですので、PSモードは商品化を想定した回路構成にして、AOモードではその部品をうまく利用して、回路追加なしで省電力を実現しているのでしょう。
”スマホの様な画素ピッチの狭いセンサはみな積分型ADC搭載必須”ということであれば、psモードは商品化想定で、積分型ADCmustだからPSモードでは逐次比較型は対象から除外して(AOモードは低消費電力優先で逐次比較型へトランスフォーム？)ということで100%納得です。
ありがとうございます。
>ちなみに、CISは亜流どころかかなり大きな分野だと思いますよ。
>ISSCCでもDisplayと共同とは言えSession1個分用意されてます。
そうですね。そういう風に見ると、確かにISSCCでセッション1個分以上取る明確な商品(製品)分野というと、
プロセッサー、メモリ、不揮発性メモリ、Display、PLL、ADCとかでしょうか。
ワイヤレスや高周波系IC、バイオなんかは流行というか一大勢力の様ですが、発表内容的にはCISほどには統一感がなくてかなり広い範囲の論文が集まっているように個人的には感じますし。←と、生意気を言うほど中身は理解できていませんが(^^;)
とにかく、LSI設計ご専門の方から、自分が興味ある分野が亜流視されていないとのことで、なんとなく嬉しくなりました(^^)
ブログ内検索
カウンター
最新コメント
カテゴリー
カレンダー
バーコード
最新記事
最古記事
プロフィール
