また一週blog更新が空いてしまいました(^^;)
今年も早いもので、もう卒業・入学式シーズン。日本ではカメラが最も売れる時(?)でしょうか?
という訳でも無いでしょうが、
ワールドワイドでは今年の1月は近年稀に見る絶好調なカメラの販売状況(正確には出荷状況ですが)の様子です。
レンズ交換式カメラに至っては、前年同月比プラスに加えて、2年前の'15年1月をも上回った様です。
コンパクトデジカメの減少幅も約7%と、こちらも各社年間通した想定減少幅と比べれば、恐らく小さな値で収まっていそう。
恐らくデジカメ分野は、民生用途のイメージセンサ市場としては、スマホ、タブレット&pcに次ぐ3番目に大きな市場だと思いますので(←違いますかね?)結構なことだと思います(^^)
今回は、まず
2回前の弊blogのソニーの3層積層型イメージセンサに関する記載の訂正から(^^;)
↑
日経のサイトから。図の下の記載から、大元の出典はソニーの今年のISSCCの恐らくプレゼン資料から
3層積層センサのデータフロー図
既にコメント欄で情報及びご指摘頂いていますが、私は2回前のエントリで、
「DRAMへのアクセスはセンサ基板とロジック基板双方から行っているのだからDRAMを真ん中の層へ配置するのは何が疑問なんだろう?」
という様なニュアンスのコメントを書きました。
しかし、上図を見ると、(というか、上図を見ずとも過去のソニーの積層センサの多くは、)列ADC回路をbottomのロジック基板に配置してあるため、
データフローとしては、イメージセンサからのアナログ信号をロジック基板にまず通してしまうので、
その後、センサ基板(フォトダイオード配置基板)からDRAMに何かアクセスする必要性が発生しません。
故に、私の上記記載は、DRAM基板が真ん中に配置される理由には全くなり得ないことがわかります。
であるならば、後は私が思いつくDRAMが真ん中に配置される必然性と言えば、
[3回]