ISSCC2016も終了し、各所でそのニュース(？)が掲載されています。
AVwatch
Albert Theuwissen博士
MONOist
など。
弊blogでも取り上げたいのですが、上記以上の情報が無く、
各所と同じことを書くのも少しおもしろく無いしなぁというところで(^^;)、もう少し内容についての情報が欲しいというのが本音のところです。
という訳で、いずれ大した内容も無く感想めいたことをエントリする可能性はありますが、今は今ひとつ気乗りしないため、今回は別のネタでいこうと思います。
ちなみに、
先週”富士のX-Pro2のセンサについてはこれ以上の写真は恐らくもう出てこない”みたいなことを書いたのですが、実は既にもっと明朗な(？)写真が出ていることを忘れていました(^^;)
↑
デジカメwatchさんより 富士フイルムX-Pro2搭載APS-Cサイズ2400万画素センサ外観
[4回]
写真を拡大してみると、
周辺部に例のソニー製センサに見られるブロック状のパタンがあるような・・・
富士とソニーのカメラ搭載APS-Cサイズ24Mpixセンサは、
・カラーフィルタ配列
・像面位相差画素配列
は恐らく異なり、そして
USソニーのα6300搭載撮像素子の外観写真を信じて良いとすると、上の富士のセンサ写真と比較すると、パッケージも異なりますね。
何かセンサ自体も異なる様に見える気もしますが・・・果たしてホントにソニーのHP掲載のセンサ写真は信じてよいのでしょうか？(^^;)
さて、本日のタイトルの話に移りたいと思います。
冒頭でリンクしたISSCC2016では、”パナソニックがアバランシェフォトダイオードでSingle-Photonを検出し、それを約1万倍に増倍する”という様な技術≒センサの発表も行われています。
そういった、PDにおいて既にかなりな増幅を完了してしまうタイプのセンサが完全に実用になった暁には、
”読み出しノイズを減らすことに何の意味があるの？もう今くらいで十分。減らす必要無し”
ということになるんじゃないかと思うのですが、
それはまたそれ(^^;)。実用に向けてトントン拍子に進むと決まったものでも無いですし、実用になっても用途によって得て不得手が残るかもしれません。
と言う訳で、やはり今でも読み出しノイズ＝Read noiseの低減はセンサにとって重要なテーマのひとつというスタンスの元(^^;)、いきたいと思います。
以下、何れもIISW2015より(←こちらはISSCCなどと異なり、ある一定期間後に発表内容が一般にも公開されるため)。
まず、
◆
Caeleste
(と言っても私はこの組織のことは初耳でよく知りませんが^^;)
【概要】
画素ソースフォロワをPMOSにして、かつそのPMOSソースフォロワのバックゲートを0⇔3.3Vで高速に動かして(50kHz程度)、その度に出力をサンプリング。
そうすることにより、暗時かつ低温時に支配的なノイズ源である画素ソースフォロワの1/fノイズを低減することにより
例えば、-40℃下で1600回PMOSソースフォロワのバックゲートをHi-Lowしてサンプリングした時のノイズが0.34e-rmsを達成
↑画素PMOSソースフォロワのバックゲート電圧を変化させた際の、ゲート酸化膜界面トラップの”埋まり方≒埋まり具合？”を表した図
左：バックゲートに正バイアス(実際には3.3V)を加えた時の状態 (inversion)
右：バックゲートに負バイアス(実際には0V)を加えた時の状態 (accumulation)
↑画素などの等価回路図とPMOSSFのバックゲートの駆動
”NMOSよりもPMOSの方が1/fノイズは小さくなる”というのは(恐らくチャネルの埋め込み具合の違いによるものと理解していますが)聞く話なので、今回の目的に照らしてPMOSがわざわざ選択されるのは理解できるのですが、
正直私には、バックゲートの0V⇔3.3Vの駆動を行うことにより1/fノイズが低減される原理が今ひとつ理解できません(--;)原文によると、この駆動を行うことにより、1/fノイズがWhiteノイズの様になる(≒様な振る舞いになる)らしいのですが・・・
accumulation(≒0V)時に、チャネルに誘起された電子がほぼ全ての界面トラップ準位を埋めるため、通常のinversion状態時にキャリアであるホールがソースフォロワのチャネルを通る際に、トラップ中の電子と再結合(≒全てのトラップにホールがトラップされる)するため、1/f的な揺らぎ成分がなくなる・・・ということでしょうか？
はたまた全く逆で、Accumulation時に界面トラップが電子でほぼ埋まるため、キャリアであるホールがinversion時にほとんどトラップされなくなるので1/f的な揺らぎがなくなる・・・と言っているのか、それともそのどちらでも無いのか・・・
↑温度別の、読み出しノイズのサンプル回数依存
上図が、この方法を用いた際の読み出しノイズ(＝Read noise)の結果ですが、
最もノイズが小さい値を示すのが、(この実測範囲内においては)、
1600回PMOSのバックゲート電圧を振って、その際の出力をサンプリングした際で、かつ-40℃時のもの。その際に0.34e-rms
う～ん、
-40℃時に限定されてしまうと、一般的な用途ではあまり現実的では無いので、
では
常温27℃時に最も小さい値はいくらなのか？というと、
約50回サインプリング時の約1e-rms
↑このセンサの特徴と今回の駆動条件・環境
サンプル周波数が50kHzとなっているため、PMOSソースフォロワのバックゲートは10uSec程度で0V⇔3.3V間をスイングされていることに。
仮に50kHzで50回サンプリングするとなると、1画素のデータを取得終わるのに、
1/50000秒×50＝1mSec 必要ということに。
仮にこのセンサが列AD搭載センサにしたとして、1行の信号を読むのに1mSec掛かることに・・・
今回このセンサの用途は不明ですが、上表によればこの試作は16×16＝256画素で、画素ピッチも25um□。
16行程度のセンサであれば、1行1mSec読み出しに掛かっても、16mSecで60fps程度出るので問題無いのですが、
例えばスマホカメラ用のセンサの様な一般用途(？)を想定した際に、1000～2000万画素で3000行の画素アレイの場合には、
1mSec×3000行＝3秒・・・
1列のAD数を増やして並列読み出しを4倍に増やしたとしても、やっと秒1駒の連写速度を切る程度・・・
通常我々が普通に使うカメラを一般用途と定義した場合には、このcaeleste方式(？)による低ノイズ化の恩恵を受けるのは厳しそうですね(^^;)
その他にも、画素数が増える≒画素ソースフォロワの数がその分増える 際に、画素ソースフォロワのバックゲート＝ウェル電位を10μSecの時間で3.3Vスイングさせるというのも(可能だとは思いますが)何か気持ち悪いというか、無理がきそうな感じがしますし、
そもそも何故ソースフォロワのみがPMOS構成なのか理解していませんが、25um□よりも画素ピッチを小さくしようとした際に、
プロセス製造上ソースフォロワだけPMOS＝nWELにするというのも厳しい気がします。
と、何か非難めいたことを書いてしまいましたが、恐らく本来はそれはお門違いというか、的を得た指摘にあたらないのだと思います。
上記コメントはあくまで”スマホやコンデジや一眼カメラ搭載センサに使うには”という目線で書いたものであって、
恐らくこのセンサの目的はそこには無いのだろうと思います。
また、よくよく見ると、常温でサンプリング回数1回・・・つまり通常使用時で、特殊な動かし方は何もしていない素の(このセンサの)読み出しノイズの実力は、約2e-rms。
何もしなくても、そもそもこのセンサの元の実力自体は悪く無いというか、程度が良いもののようです(^^;)
今回は、”こんな方法で読み出しノイズを1電子以下に抑えたセンサがあるよ”という読みモノと思って見て頂ければ。
PR
