Imager マニア

今週は特に書きたいこといっぱい。CMOSISが買収され、Panasonicは(4Kムービー技術を応用した)後からフォーカス可能なファームアップを行い、そしてinterBeeにも行ってきたのでその記録も残したい、IEDMではオリンパスの論文が採択されたようだ・・・(^^;)

　しかし、それらは涙を飲んで(？^^;)今週はコチラ！来年初頭のISSCC採択論文の話から。

・日本の採択論文数が、北米に次いで(昨年度2位の韓国を追い抜き)第二位に返り咲いた
・企業からの論文採択割合が増えた
・イメージセンサ分野は相変わらず日本が強そう
・パナソニックからは120dBダイナミックレンジ有機光電変換膜撮像素子の発表あり
・その他、キヤノンや東芝やシャープなどからもイメージセンサの発表あり

　とのことで、パナソニックの件は富士と共同で行っている有機撮像素子の件の進捗の話でしょうし、東芝も最後の花道でどんなセンサの発表なのかとても気になるのですが、
それらを差し置いても今回私が気になったのがタイトルの件。

　こちらの説明文に拠ると・・・
”NHK技研/Brookman Tech/TSMC/静岡大学は、センサーチップとロジックチップを貼り合わせる積層技術を用い、33M画素の画像を240fpsで出力可能なCMOSイメージセンサーを実現した”

[2回]

と、あります。

　まず、このNHK連合(？)のいつものトリオ(？)は、NHK/静岡大学/ブルックマンテクノロジーの3つです。
今年のIISWでは、この連合がNHK/静岡大学/ブルックマンテクノロジーに東芝が加わって(←の15))いました。
このカルテット(？)で、33Mpixel(＝スーパーハイビジョン)120fps@14bit分解能を達成したことを、今年の初夏(6月)に既に発表していました。
　それまでは同じ33Mpix&120fpsでも、AD分解能は12bit止まりで(←いや、これでも十分凄いことなのですが^^;)、それが'12年のISSCCでの発表であったため、(補正の技術はその後進歩していた様ですが、ハード的には)それから3年以上変化していなかったことになります。
(注：NHKは別にForzaと組んで1.3億画素で60fpsという逐次比較型ADを用いたセンサは開発していましたが、今回あくまで”同じトリオでの開発では”という意味です)

3年以上進化していなくて、今年6月再び進化して、”だからまたしばらくはこのセンサのまま使い続けるんだろな”と個人的に思っていたその矢先に今回の240fpsセンサの発表の話です。

”ゲっ、もう(3300万画素で)120fpsでもかなり限界に近いと思うのにどうやって倍の240fpsなんてスピードで出力すんだよ！？”
　というのが私の第一感。
で、その後直ぐに目に飛び込んで来たのが”TSMC”と”積層型センサ”の文字です。

　これは、積層型センサにするためにTSMCが連合に取り込まれたと見て間違い無いと思います。
と、言うのは、TSMCは、iPhone6sカメラモジュールのソニー製積層型センサにおいて、bottom側の(今回の言い方で言うところの)ロジックチップの製造を請け負った実績が既にあるからです(←リンク先中段の赤字部分)。

TSMCを連合に取り込むメリットは、
まず上記ソニーとの積層型センサ製造の実績、及びOmniVisionとの積層型センサプロセス開発実績より、元来のNHK連合では持ち合わせなかった積層型イメージセンサ製造設備及びノウハウをTSMCが持っているだろうこと
　と、
(iPhone6sのソニー製素子同様、)TSMCと組むことによって、bottom基板のロジックチップに40nmプロセスを用いることが可能になることだと思われます。

　”じゃあ何でそこまでして、40nmプロセス使って積層型センサにしたかったの？”

という話ですが、これが(33M画素)240fps達成のカギになっているからだと予想します。

　つまり、ソニーRX100M4搭載イメージセンサなどの様に、

・(積層型センサの)Bottom基板側に(NHK&静岡大学お得意の)サイクリック型列ADを配置する
・そして、レイアウト上の制約が小さいbottom基板側で、今まで1列1ADで信号読み出ししていたものを(やはりRX100M4センサなどの様に)1列で複数AD搭載して、信号読み出しの並列数を増やす　(≒複数行信号を同時読み出しする構成にする)
・極めつけは、Bottom基板側なので、ADに(イメージャー使用プロセスとしては)最先端(と思われる)の40nmプロセスを適用し、そもそものAD回路その他の信号処理回路の高速化を押し進める

　というようなことをして、スーパーハイビジョン≒33Mpixで240fpsという超々ハイスピードな信号出力レートを達成したということでないかと、冒頭のリンク先の記事を見て私は思いました。
ここまで書いておいて、全く違ったらかなりかっこ悪いですが(^^;)、こんな感じの発表じゃないのかなと。


　で、上記詳細な240fpsの達成方法よりも、最も私が今気になっているのは、

”で、今回のこのNHK連合(？)が発表するイメージセンサのサイズは？”

というもの。

と、いうのも、現在、積層型センサで独走気味だと感じているソニーが達成している積層型センサの最大チップサイズが現状1インチ(←RX100M4搭載センサ)。

翻って、NHK連合(？)が例えば6月のIISWで発表した33M画素センサの光学フォーマットサイズは、概略super35mmフォーマット(≒APS-Cサイズ)程度。
(※その更に前に作っていたものも、やや小さいとは言え、それでもシグマのFoveon程度の大きさはある＝1インチよりまだ二回り以上大きい)

NHKが33Mセンサを作るのに上記の様なチップサイズを選ぶのは一重に感度を気にしてのことで、2.8um□や3.3um□の画素ピッチよりも小さくしてしまうと、120fpsで読み出すために感度が小さくなり過ぎてしまうから。

　NHKが上記ポリシィを曲げるか劇的に何か感度upを図る施策が成されていない限り、今回発表のイメージセンサの光学フォーマットサイズもsuper35mmサイズ前後となるはずです。が、
とすると、いきなりソニーの積層型センサの最大サイズを追い抜いてTSMCが世界一大きな積層型センサを試作したことに・・・

まあ試作と量産は次元が異なる話とは言え、ソニーの中の人はこの動画の10:00～11:00くらいの箇所で
「やっと1インチで最近stack出来るようになった。フルサイズでstackも技術的にはいつかは出来るでしょうけれども、それがいつになるかは我々にはちょっと想像出来ない」
　と発言されています。
　super35mmやAPS-Cサイズはフルサイズに比べれば半分以下の大きさとはいえ、しかし1インチよりはやはり2倍以上大きなサイズであることを考えると、
(ソニーの方が本当のことを言っているという保証がある訳では無いにしろ)”ソニーには当面APS-Cサイズを積層する量産技術は無い”という風に、この動画インタビューからの印象は受けますが・・・

　果たして、今回TSMCはどのくらいのサイズのセンサを積層したのでしょうか？
大変気になります

----------------------------------------------------------------------------------------
【'15/11/23夕刻追記】

　昨日見た際にはまだupされていなかった様な気がしたのですが、今見たらprogramがアップされてました。
これで各社発表のタイトルだけはわかる訳ですが、今回のblogエントリで最大の命題(？)とした謎はあっさり解決してしまいました(^^;)
どうも今回のNHK連合発表のセンサは(ポリシィを曲げて？)1.1um□の画素ピッチの様です。
これをSHVの画素数に当てはめると、対角長約9.5mm程度の光学フォーマットサイズになりそうです。
これは概略ですが1/1.7インチ素子程度の大きさですので、現状世界最大サイズの(？)ソニーの1インチの積層型センササイズには全く及ばない大きさですね・・・・・・しかし、となると、240fps＝最大1/240秒の露光時間の条件下で1.1um□画素センサというと、証明条件が安定なスタジオユースメインのカメラに搭載ということになりそうですね・・・・・・って、スタジオユースで240fpsが求められるシチュエーションって相当限られそうですが、その辺のNHKさんの理屈はどういう感じになるのでしょうか？(^^;)